Konspekty


Сергей Литвиненко
nelearin@gmail.comПреподаватель: Смирнов Сергей Сергеевич
Кафедра: Общей информатики
Заведующий кафедры: Карпов Дмитрий Анатольевич
ИнформатикаКонспект лекций, семестр 1


Недоработки
TOC \h \z \t "Недоработки;1" Вставить таблицу с примером PAGEREF _Toc472415608 \h 5Функциональная схема PAGEREF _Toc472415609 \h 22УГО PAGEREF _Toc472415610 \h 23Обобщенная схема PAGEREF _Toc472415611 \h 23
Оглавление
TOC \o "1-2" \h \z \u Информация PAGEREF _Toc472691364 \h 1О термине PAGEREF _Toc472691365 \h 1Свойства информации PAGEREF _Toc472691366 \h 1Признаки перехода к информационному обществу PAGEREF _Toc472691367 \h 2Системы счисления PAGEREF _Toc472691368 \h 3Позиционные системы счисления PAGEREF _Toc472691369 \h 3Перевод чисел из системы с основанием N в систему с основанием M, где M=NK, и наоборот PAGEREF _Toc472691370 \h 3Позиционные смешанные системы счисления PAGEREF _Toc472691371 \h 4Коды представления чисел PAGEREF _Toc472691372 \h 4Прямой код PAGEREF _Toc472691373 \h 4Обратный код PAGEREF _Toc472691374 \h 4Дополнительный код PAGEREF _Toc472691375 \h 4Модифицированные коды PAGEREF _Toc472691376 \h 5Код со смещением PAGEREF _Toc472691377 \h 5Разрядная сетка PAGEREF _Toc472691378 \h 5Формы представления чисел PAGEREF _Toc472691379 \h 5Разрядная сетка PAGEREF _Toc472691380 \h 5Форма с фиксированной точкой PAGEREF _Toc472691381 \h 6Форма с плавающей точкой PAGEREF _Toc472691382 \h 6Стандарт IEEE 754 PAGEREF _Toc472691383 \h 7Алгоритм получения числа с плавающей точкой PAGEREF _Toc472691384 \h 8Алгоритм восстановления десятичного числа PAGEREF _Toc472691385 \h 8Характеристики некоторых форматов стандарта PAGEREF _Toc472691386 \h 8Категории отображаемых значений PAGEREF _Toc472691387 \h 9Логические основы вычислительной техники PAGEREF _Toc472691388 \h 9Способы задания логических функций PAGEREF _Toc472691389 \h 10Однозначность взаимопреобразований PAGEREF _Toc472691390 \h 11Логические функции от одной переменной PAGEREF _Toc472691391 \h 11Множество логических функций от двух переменных PAGEREF _Toc472691392 \h 11Совершенные конъюнктивная и дизъюнктивная нормальные формы PAGEREF _Toc472691393 \h 12Логические законы и правила PAGEREF _Toc472691394 \h 13Минимизация логических функций PAGEREF _Toc472691395 \h 14Метод эквивалентных логических преобразований PAGEREF _Toc472691396 \h 14Диаграмма Вейча (карта Карно) PAGEREF _Toc472691397 \h 14Дешифраторы PAGEREF _Toc472691398 \h 19Таблица истинности PAGEREF _Toc472691399 \h 19Функциональная схема PAGEREF _Toc472691400 \h 20Условное графическое обозначение PAGEREF _Toc472691401 \h 20Традиционное применение PAGEREF _Toc472691402 \h 20Реализация логической функции 4 переменных PAGEREF _Toc472691403 \h 20Мультиплексоры PAGEREF _Toc472691404 \h 21Идея работы PAGEREF _Toc472691405 \h 21Таблица истинности мультиплексора 4-1 PAGEREF _Toc472691406 \h 21Функциональная схема PAGEREF _Toc472691407 \h 21Условное графическое обозначение PAGEREF _Toc472691408 \h 21Традиционное применение PAGEREF _Toc472691409 \h 22Реализация логической функции 4 переменных PAGEREF _Toc472691410 \h 22Демультиплексоры PAGEREF _Toc472691411 \h 22Таблица истинности PAGEREF _Toc472691412 \h 22Функциональная схема PAGEREF _Toc472691413 \h 22Условное графическое обозначение PAGEREF _Toc472691414 \h 22Традиционное применение PAGEREF _Toc472691415 \h 23Шифраторы PAGEREF _Toc472691416 \h 23Таблица истинности PAGEREF _Toc472691417 \h 23Комбинационная схема PAGEREF _Toc472691418 \h 23Условное графическое обозначение PAGEREF _Toc472691419 \h 23Традиционное использование PAGEREF _Toc472691420 \h 24Преобразователь 3-хразрядных отрицательных чисел из прямого кода в дополнительный PAGEREF _Toc472691421 \h 24Триггеры PAGEREF _Toc472691422 \h 24Классификация PAGEREF _Toc472691423 \h 25Асинхронный RS-триггер на элементах ИЛИ-НЕ PAGEREF _Toc472691424 \h 26Асинхронный RS-триггер на элементах И-НЕ PAGEREF _Toc472691425 \h 26Синхронный статический RS-триггер PAGEREF _Toc472691426 \h 27Синхронный двухступенчатый статический RS-триггер с асинхронными входами PAGEREF _Toc472691427 \h 27D-триггер PAGEREF _Toc472691428 \h 27T-триггер PAGEREF _Toc472691429 \h 28Счетчики PAGEREF _Toc472691430 \h 28Классификация PAGEREF _Toc472691431 \h 29Четырехразрядный суммирующий двоичный счетчик на T-триггерах с последовательным переносом PAGEREF _Toc472691432 \h 29Синтез счетчиков PAGEREF _Toc472691433 \h 29Регистры PAGEREF _Toc472691434 \h 31Четырехразрядный параллельный регистр на D-триггерах PAGEREF _Toc472691435 \h 32Сдвиговый регистр PAGEREF _Toc472691436 \h 32Регистр с последовательным приемом и выдачей, реализующий сдвиг вправо PAGEREF _Toc472691437 \h 34Регистр с последовательным приемом и выдачей, реализующий сдвиг влево PAGEREF _Toc472691438 \h 34Регистр с последовательным приемом, параллельно-последовательной выдачей, реализующий сдвиг вправо PAGEREF _Toc472691439 \h 34Регистр с последовательным приемом, последовательной выдачей, с выбором направления счета PAGEREF _Toc472691440 \h 35Регистр с параллельно-последовательным приемом и выдачей, реализующий сдвиг вправо PAGEREF _Toc472691441 \h 35Универсальный сдвиговый регистр (на примере одного разряда) PAGEREF _Toc472691442 \h 35Задача: разработать простой кодовый замок для комбинации из 4 десятичных цифр PAGEREF _Toc472691443 \h 36Сумматоры PAGEREF _Toc472691444 \h 36Четвертьсумматор PAGEREF _Toc472691445 \h 36Полусумматор PAGEREF _Toc472691446 \h 36Полуодноразрядный двоичный сумматор PAGEREF _Toc472691447 \h 36

Лекция №1-2
ИнформацияО терминеright19685Рональд Фишер, 1921 год: набор статистических данных;
Ральф Хартли, 1928 год: математическая переменная;
Клод Шеннон – передача сигнала для устранения неопределенности;
Норберт Виннер, 1948 год: обозначение содержания, полученного нами из внешнего мира в процессе приспосабливания к нему. «Информация – это информация, а не материя или энергия»;
Виктор Михайлович Глушков: совокупность сведений, которые циркулируют в природе и обществе;
Борис Коллендер: определенное разнообразие.
092075Федеральный закон №149:
Информация – сведения (сообщения, данные) независимо от формы их представления;
Информационные технологии – процессы, методы поиска, сбора, хранения, обработки, распространения информации и способы осуществления таких процессов и методов;
Информационная система – совокупность содержащейся в базах данных информации и обеспечивающих ее обработку информационных технологий и технических средств;
Информационно-телекоммуникационная сеть – технологическая система, предназначенная для передачи по линиям связи информации.
Информация – это новые сведения о чем-либо, полученные при помощи некоторого метода интерпретации данных, считанных с материального носителя.
Данные – это сигналы, зафиксированные на материальном носителе, искусственным или естественным образом.
Сигнал – это событие, повлекшее изменение некоторой физической величины.
Метод интерпретации накладывает определенную структуру на данные и предписывает определенные действия для извлечения полезных сведений из данных. Без метода интерпретации невозможно получить сведения из данных. Если же методов несколько, то возможно получение различных сведений из одних данных.
Свойства информацииОбъективность информации. Информация объективна, если она не зависит ни от методов ее фиксации, чьего-либо мнения.
Точность информации определяется степенью ее близости к реальному состоянию объекта, процесса, явления и т.п.

Достоверность информации. Информация достоверна, если она отражает истинное положение дел. Объективная информация всегда достоверна, но достоверная информация может быть как объективной, так и субъективной.
Полнота информации. Если информации достаточно для понимания и принятия решения, информация полная.
Актуальность информации – ее важность в настоящее время
Полезность информации – ее нужность.
Синтаксическая адекватность. (вписать с фотки)
Связанность. Информация не бывает изолированной от материальных объектов, а всегда характеризуется связанностью со своим носителем.
Осмысленность. Смысл информации сохраняется независимо от формы ее представления.
Неисчерпаемость. Информация не подвержена физическому старению, обладает возможностью неограниченного тиражирования и накопления.
center391795Информатика (обобщенно) (первая концепция) – междисциплинарное научное направление, изучающее вопросы производства, хранения, накопления, передачи, обработки и использования информации.
Информатика (вторая концепция) – это методология работы с информацией, определяющая информационную культуру личности человека.
Признаки перехода к информационному обществуОбъектом и результатом труда большей части населения является информация
Информация – товар, определяющий экономические показатели
У граждан нет проблем с доступом к информации
Существует необходимая техническая база для распространения и обработки информации
Информация является оружием.
Лекция №3
left158915Системы счисленияСистемы счисления (СС) – это совокупность правил наименования и записи чисел, а также выполнения арифметических операций.
Позиционные системы счисленияПозиционная СС – СС, в которой значение каждого числового знака (цифры) в записи числа зависит от его позиции (разряда).
Основание СС K – количество базовых символов в K-ой СС.
Методы перевода чисел из 10-ой системы:
Машинный алгоритм (деление столбиком)
Метод подбора:
Подобрать число Y=Kn такое, что Y≤ X < Kn+1 и выписать его.
Найти разность D=X-Y.
Проверить: если D = 0, перевод окончен. Иначе перейти к пункту a, считая D = X.
Подсчитать количество одинаковых Y и записать эту цифру в соответствующую позицию n.
Достаточная точность. Конечная дробь в одной СС может представляться бесконечной непериодической дробью в другой СС. В таком случае для расчета достаточного количества разрядов после запятой пользуются следующим правилом:
Если единица младшего разряда числа X, заданного в P-ой СС, есть P-m, то в его K-ой записи следует сохранить L разрядов после запятой, где L удовлетворяет условию:
K-L>P-m2>K-L+1Перевод чисел из системы с основанием N в систему с основанием M, где M=NK, и наоборотИз СС с основанием N в СС с основанием M:В записи числа с основанием N нужно выделять группы разрядов размером K и переводить каждую группу в соответствующую цифру M-ой системы. При переводе дробной части группы выделяются, начиная со старших членов. Недостающие разряды в группах заполняются нулями.
Из СС с основанием M в СС с основанием NКаждая цифра числа записывается в системе с основанием M записывается как число из K разрядов в системе с основанием N.
Позиционные смешанные системы счисленияКаждая десятичная цифра записывается в двоичном представлении. Используется в калькуляторах, цифровых часах.
Преимущества:
легкий ввод-вывод числовой информации
Недостатки:
повышенный расход памяти, т.к. для некоторых цифр приходится выделять излишние участки памяти
осложнены арифметические операции вследствие переполнения разрядов
Лекция №3
Коды представления чиселleft39406Прямой кодПредназначен для отображения целых и дробных чисел со знаком. Сначала ставится знаковый разряд (0 – положительное, 1 – отрицательное). На бумаге знаковый разряд отделяется точкой. Затем записывается само число. Например,
0.1011,12ПР = 11,510;
1.1011,12ПР = -11,510.
Обратный кодПоложительные числа в обратном коде выглядят так же, как и в прямом, отрицательные формируются следующим образом: ставится знаковый разряд (1), а затем записывается положительное число с инвертированными цифрами (0 1, 1 0). Например,
10102ОБР = 1010;
1.01012ОБР = -1010.
N-битное число в обратном коде содержит N-1 значащих разрядов и 1 знаковый!
Дополнительный кодПрименяется для представление целых и дробных чисел со знаком. Образуется следующим образом:
Положительные числа выглядят так же, как и в прямом коде
В знаковый разряд отрицательных чисел ставится единица, далее берется число в обратном коде, и к младшему разряду арифметическим образом прибавляется единица.
-1410 = 1.00102ДОП
-810 = 1.10002ДОП
Альтернативный способ перевода. Нужно переписать все биты исходного числа справа налево до первой единицы, включая ее. Остальные биты инвертировать. Поставить знаковый разряд.
Есть только +0
Дополнительный код N-разрядного отрицательного числа есть дополнение модуля этого числа до 0.
Есть невостребованная комбинация (-8 требует уже 5 бит).
Модифицированные кодыДля придания однозначности записи числа могут использоваться модифицированный обратный и дополнительный код. В модифицированных кодах используются два знаковых разряда:
00 – положительное число
11 – отрицательное число
01 – положительное число с переполнением
10 отрицательное число с переполнением
Правила вычислений в модифицированных кодах такие же.
Код со смещениемПозволяет сдвинуть числовую шкалу, содержащую как отрицательные, так и положительные числа, полностью в область положительных чисел.
Вставить таблицу с примеромЕсли n – доступное количество разрядов, то
2n-1-максимальное число в смещенном коде, записываемое как 1..1;1-2n-1-минимальное число в смещенном коде, записываемое как 0..0;2n-1-1-величина смещения;При выполнении арифметических операций необходимо учитывать смещение. Чтобы получить в конце верный результат, смещение необходимо вычесть.
Разрядная сеткаРазрядная сетка – это множество двоичных разрядов, выделяемых в памяти для изображения чисел. Величина разрядной сетки зависит от разрядности процессора.
От того, как именно она используется, зависят диапазон и точность представления чисел. При выполнении арифметических операций возможны случаи, когда результат не помещается в разрядную сетку.
Если число вышло за пределы РС слева, говорят о переполнении разрядной сетки. Если число вышло за пределы разрядной сетки справа, то говорят о возникновении машинного нуля.
Лекция №4
Формы представления чиселФорма представления чисел – это вариант распределения разрядов имеющейся разрядной сетки между отдельными структурными элементами в записи числа.
n-1 n-2 … 2 1 0
Разрядная сеткаРазрядная сетка – это множество двоичных разрядов, выделяемых в памяти для хранения чисел. Ее величина зависит от разрядности процессора. Если число вышло за пределы разрядной сетки слева, говорят о переполнении разрядной сетки. Если число вышло за пределы разрядной сетки справа, говорят о возникновении машинного нуля.
Форма с фиксированной точкойleft5715Целые числа в компьютере хранятся в памяти в формате с фиксированной точкой. В этом случае каждому разряду ячейки памяти соответствует всегда один и тот же разряд числа, а "запятая" "находится" справа после младшего разряда, то есть вне разрядной сетки.
Для хранения целых неотрицательных чисел отводится одна ячейка памяти (8 битов). Например, число А2 = = 111100002 будет храниться в ячейке памяти следующим образом:
1 1 1 1 0 0 0 0
Максимальное значение целого неотрицательного числа достигается в случае, когда во всех ячейках хранятся единицы. Для n-разрядного представления оно будет равно 2n-1. Диапазон изменения целых неотрицательных чисел: от 0 до 255.
Для хранения целых чисел со знаком отводится две ячейки памяти (16 битов), причем старший (левый) разряд отводится под знак числа (если число положительное, то в знаковый разряд записывается 0, если число отрицательное - 1).
Представление в компьютере положительных чисел с использованием формата "знак-величина" называется прямым кодом числа. Например, число 200210 = 111110100102 будет представлено в 16-разрядном представлении следующим образом:
0 0 0 0 0 1 1 1 1 1 0 1 0 0 1 0
Максимальное положительное число (с учетом выделения одного разряда на знак) для целых чисел со знаком в n-разрядном представлении равно 2n-1-1.
Для представления отрицательных чисел используется дополнительный код. Дополнительный код позволяет заменить арифметическую операцию вычитания операцией сложения, что существенно упрощает работу процессора и увеличивает его быстродействие.
Форма с плавающей точкойАрифметические операции
Сложение и вычитание: сначала производится выравнивание порядков (меньший по модулю порядок числа увеличивается до величины большего, а мантисса уменьшается в такое же количество порядков), а затем происходит сложение и вычитание мантисс.
Умножение: порядки складываются, мантиссы перемножаются.
Деление: из порядка делимого вычитается порядок делителя, а мантисса делится на мантиссу делителя.
В конце арифметических действий производится нормализация результата.
Стандарт IEEE 754IEEE 754 — широко распространённый стандарт, описывающий формат представления чисел с плавающей точкой. Используется в программных и аппаратных реализациях арифметических. Форматы стандарта:
Число половинной точности (разрядная сетка 2 байта)
Число одинарной точности (разрядная сетка 4 байта)
Число двойной точности (разрядная сетка 8 байт)
Число четверной точности (разрядная сетка 16 байт)
Представление мантиссыВ записи числа используется нормализованная мантисса. Но реализация нормализации отличается от общей идеи. Дело в том, что в традиционном нормализованном числе единица в старшем бите мантиссы есть всегда. Следовательно, ее можно не сохранять, но «подразумевать». Поэтому стандарт определяет мантиссу следующим образом: она состоит из неявного бита, который всегда равен 1, двоичной точки и остальных разрядов. Получается, что мантисса охватывает диапазон чисел [1, 2). Мантисса представляется в прямом коде.
При выполнении арифметических операций с мантиссами не забывать про мнимые единицы!
Представление порядкаПорядок числа записывается в смещенном коде, т.е., к нему прибавляется фиксированное число, чтобы порядок был всегда неотрицательным. Это упрощает выполнения операций над порядками, избавляет от знакового разряда порядка.
Истинный порядок может быть и положительным, и отрицательным. Все доступные разряды порядка разделяются поровну между его положительными и отрицательными значениями. При выполнении арифметических операций процессор учитывает сдвиг.
Одна комбинация резервируется для специальных нужд.
Ограничения точности для целых чиселЦелые между 0 и 2047 представляются точно
Целые между 2048 и 4095 округляются вниз до кратного 2 (четному числу)
Целые между 4096 и 8191 округляются вниз до кратного 4
Целые между 8192 и 16383 округляются вниз до кратного 8
Целые между 16384 и 32767 округляются вниз до кратного 16
Целые между 32768 и 65535 округляются вниз до кратного 32
Почему это происходит? Пусть дано число 500310=1001110001011‬2=011001001110001011. Последние две цифры мантиссы оказались за пределами разрядной сетки. При обратном переводе в десятичную систему получим число 5000 – ближайшее округленное до кратного числу 4. ‬‬‬‬‬‬‬‬‬‬‬‬‬
Формат числа половинной точности
± Порядок Мантисса
1 5 10
Смещение (или сдвиг) порядка: 25-1-1=15 – число, которое необходимо прибавить к истинному порядку исходного числа. Оно записывается в биты поля Порядок. Для формата половинной точности под порядок выделяется 5 бит разрядной сетки, т.е. максимальное смещенное значение порядка – 31.
Формат числа одинарной точности± Порядок Мантисса
1 8 23
Под порядок выделено 8 бит, поэтому смещение: 28-1-1=127.
Формат двойной точности± Порядок Мантисса
1 11 52
Под порядок выделено 11 бит, поэтому смещение: 211-1-1=1023.
Алгоритм получения числа с плавающей точкойПеревести число из K-ичной системы счисления в двоичную (прямой код);
2046=+11111111110Представить двоичной число в нормализованной форме: 1.<n разрядов>*2n;
11111111110=1.1111111110*210Рассчитать смещенный порядок числа: (n+m)2, где m – смещение, зависящее от формата хранения;
10+15=25=11001Разместить знак, порядок и мантиссу в соответствующие разряды сетки;
0110011111111111Разбить полученное число на тетрады и записать полученные двоичные разряды в виде числа в 16-ичной системе.
0110 0111 1111 1111=67FF.Алгоритм восстановления десятичного числаРасписать по знакам исходное 16-ричное число на двоичные разряды;
ABCD16=1010101111001101По первому биту определить знак числа;
ABCD16=1…, ⇔знак "-"Вычислить истинный порядок: из смещенного порядка вычесть сдвиг порядка;
01010-15=-5Записать знак, подразумеваемую единицу, в дробную часть выписать мантиссу, умножить полученное число на 2истинный порядок, упростить полученное выражение;
-1.1111001101*2-5=-0.000011111001101Перевести полученное число в десятичную систему счисления.
Характеристики некоторых форматов стандартаХарактеристика форматов Одинарная точность Двойная точность
Количество битов в знаке 1 1
Количество битов в экспоненте (порядке) 8 11
Количество битов в мантиссе 23 52
Общее число битов 32 64
Смещение экспоненты 127 1023
Область значений экспоненты От -126 до 127 От -1022 до 1023
Самое маленькое нормализованное число 2-126 2-1022
Самое большое нормализованное число 2128 21024
Диапазон десятичных дробей От 10-38 до 1038 От 10-308 до 10308
Самое маленькое ненормализованное число 10-45 10324
Название типа в C/C++ Float Double
Категории отображаемых значенийТип числа Знак Порядок Мантисса
Нормализованное число ± 0<E<max Любой набор битов
Ненормализованное число ± 0 Любой ненулевой набор битов
Ноль ± 0 0
Бесконечность ± Все единицы (max) 0
Лекция №4
Логические основы вычислительной техникиЛогические основы вычислительной техники – это раздел информатики, занимающийся вопросами анализа и синтеза основных устройств цифровой схемотехники.
Комбинационные схемы y=f(x1,…,xn):
right12065Элементы И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, ИСКЛ-ИЛИ
Мультиплексоры и демультиплексорыШифраторы и дешифраторы
Компараторы
Комбинационные сумматоры
Простые цифровые автоматы yt+1=f(x1,…,xn,yt):
Триггеры
Регистры
Счетчики
Логическая переменная (в рамках классической двухзначной логики) – это переменная, которая может принимать только 2 значения: истина или ложь.
Логическая функция – функция от некоторых логических переменных, возвращающая значения на множестве {Истина; Ложь}.
Благодаря тому, что каждая логическая переменная имеет только 2 значения, множество различных комбинаций значений входных переменных дискретно, конечно и перечислимо. На каждой входной комбинации функция возвращает значение истина или Ложь.
Если имеется K логических переменных, то:
Уникальных комбинаций значений переменных будет 2KВсего возможно построить 22K уникальных логических функций
Если переменная 1, то уникальных логических функций: 221=4.
Если переменных 2, то уникальных логических функций: 222=16.
Способы задания логических функцийСловесный
Табличный
Аналитический
Векторный
Графический
Схемотехнический
Словесный способ
Значения функции в зависимости от ее аргументов описываются выражением на естественном языке. Например, «Функция от трех переменных истинна, если хотя бы любые две переменные имеют значение истина».
a b c f
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Табличный способ
(при помощи таблицы истинности)
Векторный способ (первый)
Функция задается только перечислением своих значений на различных наборах. Количество переменных и сами наборы однозначно восстанавливаются по количеству значений функции.
F=0,0,0,1,0,1,1,1=(17)16Векторный способ (второй)
Функция задается перечислением номеров своих наборов, на которых она принимает значение истина (или ложь). Нумерация с нуля (0,0,0,0 0; 1,1,1,1 15).
F=(3,5,6,7)Заметим: комбинация переменных переводится в десятичную систему.
Аналитический способ
Новая функция задается формулой, в которой логические переменные являются аргументы для уже известных логических функций.
Fa,b,c=ac+bc+abГрафический способ
fcba0 1 2 3 4 5 6 7
right7426Изображается циклограмма (временная диаграмма) работы устройства, которое воспроизводит данную функцию. При этом предполагается, что наборы значений подаются на вход устройства в порядке, задаваемом таблицей истинности.
Схемотехнический способ
Задается комбинационная схема, которая реализует ту же логическую функцию.
Однозначность взаимопреобразований
Логические функции от одной переменнойИнверсия логической переменной истинна, если сама переменная ложна, и наоборот. Обозначение: Fx=x.
Инверсия часто используется как часть других схем на их входе или выходе. В этом случае она обозначается кружком.
Множество логических функций от двух переменныхАргументы Логические функции от двух переменных
x1x2f0f1f2f3f4f5f6f7f8f9f10f11f12f13f14f150 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Заметим, что уникальных функций всего 8. Каждой соответствует инверсированная пара, иными словами:
fi=f15-i, i∈[0,15].
F1(x1,x2) – конъюнкцияЭлементарная логическая функция (логическое произведение, И). Конъюнкция истинна тогда и только тогда, когда все ее аргументы истинны.
F7(x1,x2) – дизъюнкцияЭлементарная логическая функция (логическое сложение, ИЛИ). Дизъюнкция истинна, если хотя бы один ее аргумент истинен.
F6(x1,x2) – строгая дизъюнкцияСложение по модулю 2, исключающее ИЛИ. Обозначение: ⊕.
F8(x1,x2) – Элемент Вебба (стрелка Пирса)Реализует функцию ИЛИ-НЕ. Является базисным элементом, т.е. только через ИЛИ-НЕ можно реализовать любую логическую функцию. Возвращает истину, когда все аргументы ложны. Обозначение: ↑.
F14(x1,x2) – Функция штрих ШеффераРеализует функцию И-НЕ. Является базисным элементом, т.е. только через И-НЕ можно реализовать любую функцию. Обозначение: |.
Прочие функции от двух переменныхF13 – импликация (x1→x2)
F2 – отрицание импликации
F11 – обратная импликация (x2→x1)
F4 – отрицание обратной импликации
F12 – отрицание первого аргумента
F9 – отрицание М2
F12 – отрицание второго аргумента
Совершенные конъюнктивная и дизъюнктивная нормальные формыКонъюнкт – конъюнкция некоторых переменных или их отрицаний.
Дизъюнкт – дизъюнкция некоторых переменных или их отрицаний.
Если конъюнкт (дизъюнкт) состоит из всех переменных функции или их отрицаний, где каждая переменная участвует лишь единожды, то такой конъюнкт (дизъюнкт) называется совершенным.
Минтерм (конституента единицы) – это логическая функция, принимающая значение истина только на одном наборе значений своих аргументов. Формальная запись минтерма – это конъюнкция всех аргументов функции, взятых с отрицанием или без него. Среди множества функций от K переменных есть 2K минтермов. Минтерм – это совершенный конъюнкт.
Макстерм (конституента нуля) – это логическая функция, принимающая значение ложь только на одном наборе значений своих аргументов. Формальная запись макстерама – это дизъюнкция всех аргументов функции, взятых с отрицанием или без него. Среди множества функций от K переменных есть 2K макстермов. Макстерм – это совершенный дизъюнкт.
Дизъюнктивная нормальная форма (ДНФ) – дизъюнкция конечного числа конъюнктов. Совершенная ДНФ (СДНФ) – дизъюнкция совершенных конъюнктов (т.е. минтермов). Любая логическая функция, не являющаяся логическим нулем, имеет только одну СДНФ.
Конъюнктивная нормальная форма (КНФ) – конъюнкция конечного числа дизъюнктов. Совершенная КНФ (СКНФ) – конъюнкция совершенных дизъюнктов (т.е. макстермов). Любая логическая функция, не являющаяся логической единицей, имеет только одну СКНФ.
Выполнимая логическая функция - логическая функция, не являющаяся константой нуля или константой единицы. Представления выполнимой логической функции в виде СКНФ или СДНФ равнозначны, но иногда требуют разного количества операций.
A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Построение СДНФ по таблице истинностиВыписать совершенные конъюнкции и связать их через дизъюнкцию.
f(a,b,c)СДНФ=abc+abc+abc+abcМоделирование схемы СДНФСхемотехническое представление f(a,b,c)СДНФ изображено ниже.
Построение СКНФ по таблице истинностиВыписать совершенные дизъюнкции и связать их через конъюнкцию.
f(a,b,c)СКНФ=(a+b+c)(a+b+c)(a+b+c)(a+b+c)Моделирование схемы СКНФСхемотехническое представление f(a,b,c)СКНФ изображено ниже.
СДНФ СКНФ
center2161 center7620
Логические законы и правилаКоммутативный
XY=YX,
X+Y=Y+XАссоциативныйXYZ=XYZ,
X+Y+Z=X+Y+ZДистрибутивный
XY+Z=XY+XZ,
X+YZ=(X+Y)(X+Z)Закон двойного отрицанияX=XЗакон идемпотентности
XX=X,
X+X=X,
XX=0, X+X=1X+0=X,
X+1=1,
X*0=0,
X*1=XПравило склеивания
X+YX+Y=X,
XY+XY=XПравило свертки
XX+Y=XY,
X+XY=X+YПравило поглощения
XX+Y=X,
X+XY=XЗаконы де Моргана
X|Y=XY=X+Y,
X↑Y=X+Y=XYX+Y=XY,
XY=X+YПравило раскрытия импликации
X→Y=X+YПравила раскрытия эквивалентности
X≡Y=(X→Y)(Y→X),
X≡Y=XY+XYПравило раскрытия строгой дизъюнкции
XY=XY+XYЛекция №5
Минимизация логических функцийЗадача минимизации логической функции заключается в том, чтобы найти наиболее компактное ее представление в виде нормальной формы минимальной сложности – минимальной дизъюнктивной нормальной формы (МДНФ) или минимальной конъюнктивной нормальной формы (МКНФ).
Минимальная нормальная форма – это нормальная форма, содержащая минимальное количество переменных, использованных с отрицанием или без.
Минимальная дизъюнктивная нормальная форма – это дизъюнкция минимального числа конъюнкций переменных, взятых с отрицанием или без.
Минимальная конъюнктивная нормальная форма – это конъюнкция минимального числа дизъюнкций переменных, взятых с отрицанием или без.
Метод эквивалентных логических преобразованийПолучение МДНФ (МКНФ) через упрощение СДНФ (СКНФ) по правилам преобразования.
FA,B,CСДНФ=ABC+ABC+ABC+ABC=ABC+ABC+AB=BAC+A+ABC=BA+C+ABC=AB+BC+ABC=AB+CB+AB=AB+CA+B=AB+AC+BCДиаграмма Вейча (карта Карно)Графический способ минимизации логических функций. Работает на основе операций склеивания и поглощения. Представляет собой особым образом переупорядоченную таблицу истинности.
Операция склеивания осуществляется между двумя совершенными конъюнктами (дизъюнктами), у которых совпадают все литералы, кроме одного. По правилам склеивания совпадающие литералы выносятся за скобки, а оставшиеся подвергнуть склейке.
ABCD+ABCD=ABDC+C=ABDВ диаграмме Вейча ячейки таблицы истинности сгруппированы таким образом, что переход из одной ячейки в другую по вертикали или горизонтали связан с изменением значения только одной переменной. В результате этого наборы, между которыми возможно склеивание, получаются сгруппированными вместе и их легко заметить. Метод Вейча подходит для минимизации функций до 7 переменных. При большем количестве теряются достоинства метода.
Интервал логической функции от K переменных – это такое множество наборов значений переменных, что:
Значение функции на этом множестве постоянно;
Мощность (величина, размер интервала) этого множества равна 2N, N≤K;
N является количеством переменных, которые упрощаются на этом множестве, а оставшихся (K-N) переменных достаточно для описания логической функции на данном множестве;
Если N>0, то каждый следующий набор отличается от предыдущего значением только одной переменной.
Типы интервалов* * * * *
* * * *
* *
* * * *
* * * * * Интервал размера 1
Вырожденный случай. Упрощения не происходит. Интервал может встречаться на любых диаграммах.
Интервал размера 2
Упрощается одна переменная. Интервалы могут встречаться на любых диаграммах.
Интервал размера 4
Упрощается 2 переменных. Некоторые интервалы встречаются, начиная с диаграммы Вейча для функции от 3 переменных.
Интервалы размером 8
Упрощается 3 переменных. Некоторые интервалы встречаются, начиная с диаграммы Вейча для функции от 4 переменных.
Алгоритм минимизацииНарисовать исходную таблицу диаграммы и сделать ее разметку в зависимости от количества переменных функции.
Заполнить таблицу значениями функции с учетом цели минимизации (удобно выписывать только 1 для МДНФ и только 0 для МКНФ).
Выделить контурами интервалы из единиц (МДНФ) или нулей (МКНФ), соблюдая следующие правила:
Необходимо стараться выделить максимально большие интервалы;
Каждый новый интервал должен содержать хотя бы одно значение, принадлежащее только ему;
Необходимо выделить минимально возможное количество интервалов.
Выписать формулу МДНФ (МКНФ), для чего:
Для каждого интервала выписать конъюнкт (дизъюнкт), в который будут входить только те переменные или их отрицания, которые сохраняют свое значение на интервале. Остальные переменные упростятся.
Соединить выписанные конъюнкты (дизъюнкты) через дизъюнкцию (конъюнкцию).
Диаграмма Вейча для функции от 2 переменныхМДНФ:
yyxf(11)f(10)xf(01)f(00)МКНФ:
yyxf(00)f(01)xf(10)f(11)Диаграмма Вейча для функции от 3 переменныхМДНФ:
yyxf(110)f(111)f(101)f(100)xf(010)f(011)f(001)f(000)zzzМКНФ:
yyxf(001)f(000)f(010)f(001)xf(101)f(100)f(110)f(111)zzzДиаграмма Вейча для функции от 4 переменныхМДНФ:
bbaf(1100)f(1101)f(1001)f(1000)cf(1110)f(1111)f(1011)f(1010)caf(0110)f(0111)f(0011)f(0010)f(0100)f(0101)f(0001)f(0000)cdddМКНФ:
bbaf(0011)f(0010)f(0110)f(0111)cf(0001)f(0000)f(0100)f(0101)caf(1001)f(1000)f(1100)f(1101)f(1011)f(1010)f(1110)f(1111)cdddНаборы значений функции для МКНФ по отношению к МДНФ инвертируются.
Пусть дана таблица истинности логической функции:
abcdf0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1
Составим для данной функции диаграмму Вейча (МДНФ) и выделим интервалы:
bba1 1 1 1 c0 1 0 0 ca0 1 1 1 1 0 1 0 cdddПо данной диаграмме составим формулу:
FМДНФ=ac+bcd+abd+bcd+abcСоставим для данной функции диаграмму Вейча (МКНФ) и выделим интервалы:
bba1 1 0 1 c1 0 1 0 ca1 1 1 1 0 0 0 1 cdddПо данной диаграмме составим формулу:
FМКНФ=(b+c+d)(a+b+c+d)(a+b+c+d)(a+b+c)Диаграмма Вейча для функции от 5 переменныхМДНФ:
bbeeeaf(11001)f(11011)f(11010)f(11000)f(10000)f(10010)f(10011)f(10001)cf(11101)f(11111)f(11110)f(11100)f(10100)f(10110)f(10111)f(10101)caf(01101)f(01111)f(01110)f(01100)f(00100)f(00110)f(00111)f(00101)f(01001)f(01011)f(01010)f(01000)f(00000)f(00010)f(00011)f(00001)cdddddМКНФ:
bbeeeaf(00110)f(00100)f(00101)f(00111)f(01111)f(01101)f(01100)f(01110)cf(00010)f(00000)f(00001)f(00011)f(01011)f(01001)f(01000)f(01010)caf(10010)f(10000)f(10001)f(10011)f(11011)f(11001)f(11000)f(11010)f(10110)f(10100)f(10101)f(10111)f(11111)f(11101)f(11100)f(11110)cdddddМинимизация частично определенных логических функцийВ некоторых задачах нам известно, что определенные входные комбинации никогда не возникнут. В таком случае неопределенные значения интерпретируются так, как удобно.
Пусть дана частично определенная логическая функция:
abcdf0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 *1 0 1 1 *1 1 0 0 *1 1 0 1 *1 1 1 0 *1 1 1 1 *Составим для данной функции диаграмму Вейча (МДНФ), считая неопределенные значения истинными.
bba**1 1 c****ca1 1 1 1 cdddПо данной диаграмме составим формулу:
FМДНФ=a+bcd+bcd+bdСоставим для данной функции диаграмму Вейча (МКНФ), считая неопределенные значения ложными.
bba0 0 c0 0 ca******cdddПо данной диаграмме составим формулу:
FМКНФ=(b+c+d)(a+c)(b+d)(c+d)Приведение минимизированной функции к заданному логическому базисуНа примере F(79CD).
(МДНФ к базису ИЛИ-НЕ)
FМДНФ=ac+bcd+bcd+abc+abd=a+c+b+c+d+b+c+d+a+b+c+a+b+d(МДНФ к базису И-НЕ)
FМДНФ=ac+bcd+bcd+abc+abd=ac*bcd*bcd*abc*abd(МКНФ к базису ИЛИ-НЕ)
FМКНФ=a+b+cb+c+da+b+c+da+a+c+d=a+b+c+b+c+d+a+b+c+d+a+a+c+d(МКНФ к базису И-НЕ)
FМКНФ=a+b+cb+c+da+b+c+da+a+c+d=abc*bcd*abcd*abcdЛекция №6
ДешифраторыДешифратор – комбинационная схема, обладающая n-адресными входами, одним разрешающим входом и 2n выходами. На адресные входы подается двоичное число, которое в своем десятичном представлении задает номер выхода, на котором формируется значащий сигнал. Предназначена для преобразования n-разрядного двоичного кода в унитарный двоичный код разрядности 2n.
В унитарном коде только один разряд из множества может принимать значение 1 (или 0). Это означает, что двоичное число (в своем десятичном представлении) задает номер того выхода, на котором появится 1 (или 0, если выходы инверсные).
Таблица истинностиEx1x0q0q1q2q31 0 0 1 0 0 0
1 0 1 0 1 0 0
1 1 0 0 0 1 0
1 1 1 0 0 0 1
0 x x 0 0 0 0
Функциональная схема
Условное графическое обозначениеСтандарт Logisim
В зависимости от реализации входы и выходы могут быть как прямые, так и инверсные.
Традиционное применениеВ составе схем управления другими устройствами для последовательной подачи разрешающих сигналов;
В составе схем преобразователей кодов;
Для реализации логических функций.
Реализация логической функции 4 переменныхВ данном примере используется функция f=f{1E6F}.
DC 4-16 DC 3-8 DC 2-4

МультиплексорыМультиплексор – комбинационная схема, у которой имеется 2n информационных входов, n адресных входов, может присутствовать разрешающий вход и имеется 1 выход. Представляет собой управляемый переключатель, т.е. осуществляет подключение одного из информационных входов к единственному выходу под управлением адресных и разрешающего кодов. Сигнал на разрешающем коде управляет мультиплексором в целом: либо разрешает прохождение сигналов на выход, либо нет (в этом случае на выходе обычно 0).
Идея работыleft8255На данной схеме:
D=2n – информационные входы;
A=n адресные входы;
E – разрешающий вход;
Q(D,A,E) – результат на выходе.
Таблица истинности мультиплексора 4-1EA1A0Q1 0 0 D01 0 1 D11 1 0 D21 1 1 D30 x x 0
Функциональная схемаВ основе мультиплексора лежит дешифратор.

Условное графическое обозначениеСтандарт Logisim
Традиционное применение«Ленивая» реализация логических функций, когда минимизацией можно пренебречь. Удобно для разработчика, но приводит к дополнительным затратам.
В качестве коммутатора n к 1:
Для преобразования параллельного входа в последовательный;
Для поочередного подключения многих источников информации к одному потребителю.
Реализация логической функции 4 переменныхВ данном примере реализуется логическая функция f=f{1E6F}.
MUX 16-1 MUX 8-1 MUX 4-1 MUX 2-1 и MUX 4-1

ДемультиплексорыДемультиплексор – комбинационная схема, у которой имеются: один информационный вход, n адресных входов, 2n выходов, может присутствовать разрешающий вход. Осуществляет коммутацию единственного информационного входа к одному из выходов под управлением адресных и разрешающего входов. Сигнал на разрешающем входе управляет демультиплексором в целом: либо разрешает прохождение сигналов на выход, либо нет. В виде самостоятельной схемы не выпускаются. Реализуются на базе дешифратора.
Таблица истинностиEA1A0Q0Q1Q2Q31 0 0 D 0 0 0
1 0 1 0 D 0 0
1 1 0 0 0 D 0
1 1 1 0 0 0 D
0 x x 0 0 0 0
Функциональная схемаФункциональная схемаУсловное графическое обозначениеСтандарт Logisim
В зависимости от реализации входы и выходы могут быть как прямыми, так и инверсными.
Традиционное применениеВ качестве коммутатора 1 к n (для поочередного подключения одного источника информации ко многим потребителям);
Для реализации логических функций (получается реализация на дешифраторах)ШифраторыШифратор – комбинационная схема, выполняющая обратную дешифратору функцию, имеющая: 2n информационных входов, n выходов. Преобразует номер информационного входа, на котором сформирован значащий уровень сигнала, из десятичной системы счисления в двоичную. Виды шифраторов:
Полные формируют весь доступный по разрядности диапазон двоичных чисел;
Неполные ориентированы на ограниченный диапазон (например, 10-4 формирует числа от 0000 до 1010);
Простые – правильная комбинация задается унитарным кодом;
Приоритетные – если на входе любая комбинация, но на выходе будет код, соответствующий старшему входному сигналу.
Таблица истинностиx0x1x2x3x4x5x6x7y0y1y21 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1
Комбинационная схема
Условное графическое обозначениеСтандарт Logisim (шифратор приоритетов)

Традиционное использованиеПолучение кодов нажатых клавиш;
В составе преобразователей кодов.
Преобразователь кодов
С помощью дешифратора и шифратора приоритетов можно создать преобразователь кодов – комбинационную схему, возвращающую значения в зависимости от входных сигналов, решающую поставленную задачу.
Задача: разработать преобразователь кодов 3-хразрядных отрицательных чисел из прямого кода в дополнительный.
Таблица истинности Реализация
X2 X1 X0 Y2 Y1 Y0
0 0 0 0 0 0
0 0 1 1 1 1
0 1 0 1 1 0
0 1 1 1 0 1
1 0 0 1 0 0
1 0 1 0 1 1
1 1 0 0 1 0
1 1 1 0 0 1

Лекция №7
ТриггерыТриггер – это простейший цифровой автомат, который представляет собой элементарную ячейку памяти и может хранить один бит информации. Может находиться в одном из двух состояний – 0 или 1. Реализуется на базисных элементах (И-НЕ, ИЛИ-НЕ). Эффект запоминания возникает благодаря наличию обратных связей между элементами. Триггеры могут использоваться как самостоятельно в составе других устройств, так и образовывать более сложные устройства (например, счетчики).
right232410КлассификацияПо логическому функционированию: RS, D, T, JK (основные типы);
По способу записи информации:
Асинхронные:
Запись информации осуществляется в момент подачи сигнала на информационные входы.
Синхронные:
Сигнал синхронизации – это последовательность дискретных импульсов стабильной частоты.
Со статическим управлением (стробируемые):
Воспринимает информационные сигналы во время действия активного уровня на входе C, т.е. пока C=1, происходит постоянная перезапись информации, а когда C=0, происходит фиксация состояния триггера.
С динамическим управлением (тактируемые) (фронтовые триггеры):
Воспринимает информационные сигналы в моменты переключений синхроимпульса (0 1 или 1 0), т.е. в моменты прихода переднего или заднего фронта сигнала.
Запись возможна только в присутствии разрешающего сигнала C (Clock), т.е. сигнала синхронизации. Вход C называется прямым динамическим, если переключение триггера происходит в момент прихода переднего фронта, инверсным динамическим – если переключение происходит в момент прихода заднего фронта. Для цифровых автоматов синхронизация очень важна, поскольку позволяет согласовывать во времени процессы чтения и записи, происходящие в разных частях схемы, реализуя, таким образом, алгоритм работы устройства.
По количеству ступеней:
Одноступенчатые:
Для запоминания используется только одна ступень. Возникают проблемы при записи и считывании информации в пределах одного такта. Что считано: старая информация или новая?
Двухступенчатые:
Состоят из двух одноступенчатых, работающих в противофазе. Работают в 2 раза медленнее, но решают проблему одноступенчатых триггеров: когда вторая ступень еще хранит старую информацию, первая уже может принимать новую.
Поскольку реальные времена срабатывания элементов зависят от незначительных отклонений в процессе их изготовления, то при включении питания триггер непредсказуемо принимает одно из двух состояний. Это приводит к необходимости выполнять первоначальную установку триггера в требуемое исходное состояние.
Асинхронный RS-триггер на элементах ИЛИ-НЕХранение
Схема 3
Сброс
Схема 4
Хранение
Схема 5
Запрещенная комбинация (идеальный случай)
Схема 6
Запрещенная комбинация (в реальности)
Схема 7
Асинхронный RS-триггер на элементах И-НЕПри рассмотрении всех нижеследующих триггеров за основу возьмем реализацию на элементах И-НЕ.

Синхронный статический RS-триггер
Синхронный двухступенчатый статический RS-триггер с асинхронными входами
D-триггерТриггер-задержка – хранит предыдущее состояние до прихода очередного синхроимпульса.

T-триггерТриггер-счетчик – с приходом очередного счетного импульса меняет свое состояние на противоположное. Таблица истинности для синхронного T-триггера:
Схема 14
СчетчикиСчетчик – это цифровой автомат, реализованный на триггерах. Подсчитывает некое количество импульсов. Счет хранится в двоичном коде. Параметры счетчика:
Модуль счета M – максимальное количество единичных импульсов, которое может быть сосчитано счетчиком. Счетчик обнуляется, когда приходит M-ый импульс.
Шаг счета – приращение значения счетчика при приходе очередного импульса.
Направление счета – в сторону увеличения или уменьшения значений.
right280670КлассификацияО способах организации межразрядных связей
В счетчиках с последовательным переносом (асинхронные счетчики) переключение триггеров разрядных схем осуществляется последовательно один за другим. В счетчиках с параллельным переносом (синхронные счетчики) переключение всех триггеров разрядных схем осуществляется одновременно по сигналу синхронизации. В счетчиках с комбинированным последовательно-параллельным переносом используются различные комбинации способов переноса.
Четырехразрядный суммирующий двоичный счетчик на T-триггерах с последовательным переносомСхема 15
Временная диаграмма
Схема 16 у Олега
Синтез счетчиковСинтезируем счетчик со следующими параметрами:
Максимальное значение: 9
Шаг счета: 4
Направление счета: вычитание
Таблица истинности
В этом шаге идет построение таблицы истинности счетчика. Соответствующая элементам левого столбца группа значений правого столбца – это значение, которое должен будет хранить счетчик на следующем такте.
Q3(t)Q2(t)Q1(t)Q0(t)Q3(t+1)Q2(t+1)Q1(t+1)Q0(t+1)0 0 0 0 0 1 1 0
0 0 0 1 0 1 1 1
0 0 1 0 1 0 0 0
0 0 1 1 1 0 0 1
0 1 0 0 0 0 0 0
0 1 0 1 0 0 0 1
0 1 1 0 0 0 1 0
0 1 1 1 0 0 1 1
1 0 0 0 0 1 0 0
1 0 0 1 0 1 0 1
1 0 1 0 ****1 0 1 1 ****1 1 0 0 ****1 1 0 1 ****1 1 1 0 ****1 1 1 1 ****Минимизация функций Qi(t+1)
Получили 4 логические функции. Для синтеза оптимального счетчика имеет место минимизация логических функций. Заметим, что в нашем случае Q0t=Q0(t+1). Остальные функции минимизируем методом Вейча-Карно.
Q3t+1=Q2t+1=Q1t+1=Q0t+1=bba* * c* * * * ca1 1 cdddbba* * 1 1 c* * * * ca1 1 cdddbba* * c* * * * ca1 1 1 1 cddddbcbcbc+abcСинтез счетчика
Синтезировать счетчик можно двумя путями.
С помощью преобразователя кодов
Это «ленивая» реализация счетчика с помощью преобразователя кодов. Требуются дешифратор и шифратор приоритетов.

Оптимизированный счетчик
Минимизировав логические функции, изобразим их на схеме. При этом не забываем, что нумерация разрядов идет в обратном порядке:

Требуемый счетчик синтезирован.
Лекция №8
РегистрыРегистром называется цифровой автомат, реализованный на триггерах, основным назначением которого является прием двоичной информации, временное хранение двоичной информации и выдача информации потребителю.
Этот минимум операций выполняет простейший регистр, который называется регистром хранения. Запись и выдача информации осуществляется на все разряды одновременно (т.е. в параллельном коде).
Усовершенствованный регистр (сдвиговый) может также выполнять операцию сдвига информации вправо и влево (умножение или деление на 2).
Благодаря операции сдвига становятся возможными различные способы приема и выдачи информации:
Параллельный прием
Параллельная выдача
Последовательный прием
Последовательная выдача
Таким образом, сдвиговый регистр может:
Преобразовывать последовательный код в параллельный и наоборот
Быстро выполнять операции умножения и деления на 2
Регистры классифицируют по:
Количеству разрядов
Триггерам, на которых они реализованы
Способу приема и выдачи данных
Параллельные (простейшие триггеры хранения)
Последовательные (последовательный прием, последовательная выдача)
Параллельно-последовательные (универсальный сдвиговый регистр)
Четырехразрядный параллельный регистр на D-триггерах
Сдвиговый регистрТриггеры сдвигового регистра связаны между собой цепями переноса, что позволяет одновременно переносить содержимое отдельного триггера регистра в соседний триггер, осуществляя операцию сдвига. Сдвиг характеризуется:
Направлением – влево или вправо
Типом
Логический (в освободившийся крайний триггер заносится 0)
Арифметический (содержмое регистра понимается как число в дополнительном коде. При сдвиге влево справа появляется 0, при сдвиге вправо слева дублируется предыдущее значение)
Циклический (вытесняемое из регистра значение заносится в освободившийся триггер на другом конце)

Логический сдвиг влево
Логический сдвиг вправо
Арифметический сдвиг влево
Арифметический сдвиг вправо
СХЕМЫ


Регистр с последовательным приемом и выдачей, реализующий сдвиг вправоРегистр с последовательным приемом и выдачей, реализующий сдвиг влево
Регистр с последовательным приемом, параллельно-последовательной выдачей, реализующий сдвиг вправо
Регистр с последовательным приемом, последовательной выдачей, с выбором направления счета
Регистр с параллельно-последовательным приемом и выдачей, реализующий сдвиг вправо
Универсальный сдвиговый регистр (на примере одного разряда)
Задача: разработать простой кодовый замок для комбинации из 4 десятичных цифрДля управления записью в регистры потребуется комбинация счетчика и дешифратора.
Счетчик будет подсчитывать количество нажатых клавиш, а дешифратор преобразовывать это количество в разрешающие сигналы для того регистра, который должен запомнить очередную нажатую клавишу.
СумматорыСумматор – цифровое устройство, предназначенное для сложения двух чисел в разных кодах. Если используются специальные коды, то на сумматоре можно выполнять вычитание.

ЧетвертьсумматорЧетвертьсумматор – это простейший двоичный сумматор. Имеет два входа для двух одноразрядных чисел и один выход, на котором формируется сумма.
Таблица истинности
Четвертьсумматор основан на элементе «исключающее ИЛИ» и имеет такую же таблицу истинности.
abs0 0 0
0 1 1
1 0 1
1 1 0
ПолусумматорПолусумматор – это комбинационная схема, которая вырабатывает сигналы суммы (S) и переноса (C) как результат сложения двух одноразрядных чисел.
Таблица истинности
Полусумматор основан на элементах «исключающее ИЛИ» для суммы и «И» для переноса.
absc0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Функциональная схема
Условное графическое обозначение
Полный одноразрядный двоичный сумматор
В отличие от полусумматора полный одноразрядный двоичный сумматор должен воспринимать 3 входных сигнала: 2 одноразрядных сигнала и сигнал переноса от предыдущего разряда. В качестве результата возвращает сумму и перенос в следующий разряд.
Таблица истинности
aibicisici+10 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 1 1
1 1 0 0 1
1 1 1 1 1
Функциональная схема
Многоразрядный сумматор параллельного действия с последовательным переносом
Аргументы подаются одновременно по всем разрядам. Для сложения двух многоразрядных двоичных чисел на каждый разряд необходим один полный одноразрядный сумматор.

Сумматор последовательного действия
Сумматор последовательного действия состоит из одноразрядного сумматора, выход переноса которого соединен с его же входом переноса через элемент задержки (D-триггер). Операция суммирования во всех разрядах производится с помощью одного и того же сумматора последовательно во времени, начиная с младшего разряда.

Резюме
Данный курс является введением в цифровую автоматику и схемотехнику. Бла-бла-бла концовка лекций.

Приложенные файлы

  • docx 634309
    Размер файла: 6 MB Загрузок: 0

Добавить комментарий