Архитектура и организация ЭВМ

Архитектура и организация ЭВМ

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

1. Лекция: Основные функциональные элементы ЭВМ, часть 1

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются основные функциональные элементы ЭВМ: дешифратор, шифратор, триггерные схемы различных типов, счетчик, регистры хранения и сдвига. Описываются их функции, внутренняя структура, временные диаграммы работы. Отмечается место и роль этих элементов при построении различных узлов и устройств ЭВМ.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассмотрим некоторые схемы, составляющие основу элементной базы любого компьютера.
Дешифратор
Дешифратором называется комбинационная схема, имеющая n входов и 2n выходов и преобразующая двоичный код на своих входах в унитарный код на выходах. Унитарным называется двоичный код, содержащий одну и только одну единицу, например 00100000. Условно-графическое обозначение дешифратора на три входа приведено на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.1.  Условно-графическое обозначение трехвходового дешифратора
Номер разряда, в котором устанавливается "1" на выходе дешифратора, определяется кодом на его входах. Ниже приведена таблица истинности трехвходового дешифратора ([ Cкачайте файл, чтобы посмотреть ссылку ]).
Таблица 1.1.

Входы
Выходы

2
1
0
0
1
2
3
4
5
6
7

0
0
0
1
0
0
0
0
0
0
0

0
0
1
0
1
0
0
0
0
0
0

0
1
0
0
0
1
0
0
0
0
0

0
1
1
0
0
0
1
0
0
0
0

1
0
0
0
0
0
0
1
0
0
0

1
0
1
0
0
0
0
0
1
0
0

1
1
0
0
0
0
0
0
0
1
0

1
1
1
0
0
0
0
0
0
0
1

Реализация дешифратора в одноэлементном базисе "Штрих Шеффера" достаточно проста, так как таблица истинности для любого выхода имеет только одну единицу. На [ Cкачайте файл, чтобы посмотреть ссылку ] представлена схема формирования сигнала на одном из выходов дешифратора (сигнал f5 на выходе 5):
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.2.  Схема формирования сигнала на выходе 5 трехвходового дешифратора
Из представленной схемы видно, что фактически логику преобразования выполняет лишь элемент 2, в то время как элемент 1 служит для получения инверсии сигнала x1, а элемент 3 преобразует полученное на элементе 2 инверсное значение функции в прямое. Многие элементы хранения, например триггерные схемы, позволяют получать сигнал в парафазном коде, то есть имеют два выхода, на одном из которых сигнал имеет прямое, а на другом – инверсное значение. Это позволяет избавиться от элемента 1 в схеме. Если предположить, что значения выходных сигналов имеют инверсный вид по отношению к представленному в [ Cкачайте файл, чтобы посмотреть ссылку ], то отпадает необходимость в элементе 3. В большинстве реальных интегральных микросхем реализованы именно дешифраторы с инверсными выходами. Обозначение такого дешифратора показано на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.3.  Условно-графическое обозначение дешифратора с инверсными выходами
На выходах такого дешифратора образуется унитарный код, содержащий один и только один ноль. Например, если входные сигналы имеют значение 1102=610, то выходы дешифратора, представленного на [ Cкачайте файл, чтобы посмотреть ссылку ], будут находиться в состоянии 10111111, то есть выход 6 будет иметь значение, отличное от остальных выходов.
Дешифраторы широко применяются в различных устройствах компьютеров. Прежде всего, они используются для выбора ячейки запоминающего устройства, к которой производится обращение для записи или считывания информации. При этом часть разрядов адресного кода может дешифрироваться дешифраторами, выполненными в виде отдельных интегральных схем, а другая часть разрядов (обычно младшая) дешифрируется с помощью дешифраторов, встроенных непосредственно в БИС запоминающего устройства. Кроме того, дешифраторы находят применение в устройстве управления для определения выполняемой операции, построения распределителей импульсов и в других блоках.
Шифратор
Шифратор – схема, имеющая 2n входов и n выходов, функции которой во многом противоположны функции дешифратора ([ Cкачайте файл, чтобы посмотреть ссылку ]). Эта комбинационная схема в соответствии с унитарным кодом на своих входах формирует позиционный код на выходе ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.4.  Условно-графическое обозначение шифратора на 4 входа
Таблица 1.2.

Входы
Выходы

3
2
1
0
1
0

0
0
0
1
0
0

0
0
1
х
0
1

0
1
x
х
1
0

1
х
x
х
1
1




Триггер
Триггер – электронная схема, обладающая двумя устойчивыми состояниями. Переход из одного устойчивого состояния в другое происходит скачкообразно под воздействием управляющих сигналов. При этом также скачкообразно изменяется уровень напряжения на выходе триггера [ Cкачайте файл, чтобы посмотреть ссылку ].
Триггеры служат основой для построения регистров, счетчиков и других элементов, обладающих функцией хранения.
Главной частью любого триггера является запоминающая ячейка (ЗЯ). Схема запоминающей ячейки на элементах "И-НЕ" представлена на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.5.  Запоминающая ячейка на элементах "И-НЕ"
Входной сигнал S (Set) служит для установки ЗЯ в состояние "1" (Q=1, Q=0). Сигнал R (Reset) устанавливает ЗЯ в состояние "0" (Q=0, Q=1). Активными значениями для них являются сигналы низкого уровня.
Пусть на входы ЗЯ поданы сигналы: S=0, R=1. Тогда при любом исходном состоянии ЗЯ на выходе элемента 1 установится высокий уровень напряжения. Так как на входы элемента 2 поступают значения Q и R, то на его выходе будет сигнал низкого уровня. Таким образом, ЗЯ перейдет в состояние "1".
Аналогично при S=1, R=0 запоминающая ячейка перейдет в состояние Q=0, Q=1, то есть в "0".
Если S=1, R=1, то состояние ЗЯ будет определяться ее предыдущим состоянием. Если ЗЯ находилась в состоянии "1", то сигнал Q=0, поступая на вход элемента 1, подтвердит состояние его выхода Q=1. На входы элемента 2 поступят сигналы только высокого уровня. Поэтому его выход будет находиться в состоянии Q=0, то есть не изменится. Если ЗЯ находилась в состоянии "0", то сигнал Q=0, поступая на вход элемента 2, подтвердит состояние его выхода Q=1. В свою очередь, выход элемента 1 также останется без изменения. Таким образом, эта комбинация входных сигналов соответствует режиму хранения.
Если на входы S и R поданы сигналы низкого уровня ( S = R = 0), то сигнал на выходах элементов 1 и 2 будет высоким (Q = Q = 1). При переводе ЗЯ в режим хранения ( S = R = 1), выходы элементов 1 и 2 могут установиться в произвольное состояние. Поэтому комбинация сигналов S = R = 0 на управляющих входах не используется.
Работа триггерной схемы определяется не таблицей истинности, как для комбинационной логической схемы, а таблицей переходов. Таблица переходов показывает изменение состояния триггера при изменении состояния входных сигналов в зависимости от его текущего состояния. Таблица переходов запоминающей ячейки, показанной на [ Cкачайте файл, чтобы посмотреть ссылку ], представлена в [ Cкачайте файл, чтобы посмотреть ссылку ].
Таблица 1.3.

S
R
Q(t+1)
Функция

0
0
х
Запрещенная комбинация

0
1
1
Установка в "1"

1
0
0
Установка в "0"

1
1
Q(t)
Хранение

Аналогичная запоминающая ячейка может быть построена на элементах "ИЛИ-НЕ".
Такие запоминающие ячейки можно рассматривать как простейшие асинхронные триггеры, на базе которых строятся синхронные триггерные схемы.
Триггеры можно классифицировать по различным признакам, например так, как это показано на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.6.  Классификация триггерных схем
Триггер называется синхронным, если его таблица переходов хотя бы по одному управляющему входу реализуется под воздействием синхронизирующего сигнала.
Рассмотрим организацию синхронного одноступенчатого триггера ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.7.  Обобщенная схема синхронного одноступенчатого триггера
Основу синхронного одноступенчатого триггера составляет рассмотренная выше запоминающая ячейка (элементы 1, 2). Комбинационная схема преобразует управляющие сигналы триггера, а также, для некоторых типов триггеров, сигналы Q и Q с выходов ЗЯ в сигналы S и R на входах запоминающей ячейки. Синхросигнал C разрешает передачу на входы элементов 1 и 2 таких значений сигналов S и R, которые устанавливают ЗЯ в то или иное состояние. Неактивное значение синхросигнала обеспечивает на входах запоминающей ячейки состояние управляющих сигналов S = R = 1, что соответствует для нее режиму хранения.
Схема синхронного одноступенчатого RS-триггера приведена на [ Cкачайте файл, чтобы посмотреть ссылку ]. Его таблица переходов представлена в [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.8.  Синхронный одноступенчатый RS-триггер
Таблица 1.4.

R
S
Q(t+1)
Функция

0
0
Q(t)
Хранение

0
1
1
Установка в "1"

1
0
0
Установка в "0"

1
1
х
Запрещенная комбинация

Еще раз подчеркнем, что данная таблица переходов будет реализовываться лишь при активном уровне синхросигнала C (для данной организации это C = 1). При C = 0 выходы элементов 3 и 4 (см. [ Cкачайте файл, чтобы посмотреть ссылку ]) будут в состоянии "1", что соответствует режиму хранения запоминающей ячейки, реализованной на элементах 1 и 2.
Таблицы переходов JK- и D- триггеров приведены в таблицах [ Cкачайте файл, чтобы посмотреть ссылку ] и [ Cкачайте файл, чтобы посмотреть ссылку ] соответственно.
Таблица 1.5.

J
K
Q(t+1)
Функция

0
0
Q(t)
Хранение

0
1
1
Установка в "0"

1
0
0
Установка в "1"

1
1
Q(t)
Инвертирование предыдущего состояния

Таблица 1.6.

D
Q(t+1)
Функция

0
0
Установка в "0"

1
1
Установка в "1"

Представленный на [ Cкачайте файл, чтобы посмотреть ссылку ] триггер имеет статическую синхронизацию, при которой управляющие сигналы активизируют входы S и R запоминающей ячейки во время высокого уровня сигнала на входе синхронизации. Его условно-графическое обозначение приведено на [ Cкачайте файл, чтобы посмотреть ссылку ]. Условно-графические обозначения триггеров, использующих другие типы синхронизации, приведены на [ Cкачайте файл, чтобы посмотреть ссылку ] (на примере RS-триггера).
На [ Cкачайте файл, чтобы посмотреть ссылку ] представлено УГО триггера со статической синхронизацией в случае, если активный уровень синхросигнала низкий. Условно-графические обозначения триггеров с динамической синхронизацией показаны на [ Cкачайте файл, чтобы посмотреть ссылку ] и [ Cкачайте файл, чтобы посмотреть ссылку ]. В первом случае изменение состояния триггера под воздействием поступивших управляющих сигналов происходит только в момент переключения синхронизирующего сигнала с низкого уровня на высокий, а во втором – при переключении с высокого на низкий уровень. При постоянном значении уровня синхросигнала состояние выхода триггера с динамической синхронизацией не меняется при любых изменениях управляющих сигналов на его входах.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.9.  Условно-графические обозначения RS-триггера с различной синхронизацией: а - статическая синхронизация; б - статическая инверсная синхронизация; в - динамическая синхронизация передним фронтом синхросигнала; г - динамическая синхронизация задним фронтом синхросигнала
Идеализированная (без учета задержек) временная диаграмма работы RS-триггеров с различными типами синхронизации приведена на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.10.  Временная диаграмма работы RS-триггера с различными типами синхронизации: Qа – статическая синхронизация; Qб– статическая инверсная синхронизация; Qв –динамическая синхронизация передним фронтом синхросигнала; Qг– динамическая синхронизация задним фронтом синхросигнала
Как отмечалось выше, синхронный триггер, помимо управляющих входов, воздействующих на его состояние при подаче сигнала синхронизации, может иметь входы, которые воздействуют на его состояние непосредственно. Обычно они используются для установки триггера в то или иное начальное состояние перед подачей последовательности синхросигналов. Схема синхронного RS-триггера с асинхронными входами установки в "0" и в "1" приведена на [ Cкачайте файл, чтобы посмотреть ссылку ], а его условно-графическое обозначение – на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.11.  Синхронный одноступенчатый RS-триггер с асинхронными установочными входами
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.12.  Условно-графическое обозначение синхронного одноступенчатого RS-триггера с асинхронными установочными входами
Сигналы, поступающие по асинхронным входам S и R, подаются непосредственно на входы запоминающей ячейки, образованной элементами 1 и 2, минуя цепь, управляемую синхросигналом (элементы 1 и 2), и вызывают переключение запоминающей ячейки согласно [ Cкачайте файл, чтобы посмотреть ссылку ].
Триггеры некоторых типов используют значения выходного сигнала для формирования управляющих сигналов на входах запоминающей ячейки (см. [ Cкачайте файл, чтобы посмотреть ссылку ]). Это может привести к непредсказуемой последовательности его переключений. При построении отдельных схем на основе триггеров, например, регистров сдвига, необходимо, чтобы значения выходных сигналов триггера не изменялись на то время, пока производится их запись и значения его выходных сигналов в другой триггер, но сам этот триггер должен воспринимать значения с выхода некоторой другой триггерной схемы. Эти, а также некоторые другие ситуации требуют особых подходов к организации триггера, основным из которых является создание двухступенчатых триггеров.
Двухступенчатый RS-триггер ([ Cкачайте файл, чтобы посмотреть ссылку ] и [ Cкачайте файл, чтобы посмотреть ссылку ]) строится на основе двух одноступенчатых триггеров с прямой статической синхронизацией. Информация в первую ступень триггера (элемент 1) заносится во время действия высокого уровня синхросигнала. После того как синхросигнал на входе принимает низкое значение, элемент 1 переходит в режим хранения, а значение высокого сигнала на выходе инвертора 3 обеспечивает запись состояния триггера 1 в триггер 2. Идеализированная временная диаграмма работы двухступенчатого RS-триггера приведена на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.13.  Схема двухступенчатого RS-триггера
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.14.  Условно-графическое обозначение двухступенчатого RS-триггера
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.15.  Временная диаграмма работы двухступенчатого RS-триггера
Следует отметить, что первая ступень представляет собой одноступенчатый триггер, реализующий заданную таблицу переходов, в то время как вторая ступень – это всегда одноступенчатый синхронный RS-триггер. Например, на [ Cкачайте файл, чтобы посмотреть ссылку ] показана схема двухступенчатого JK-триггера.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.16.  Двухступенчатый JK-триггер
2. Лекция: Основные функциональные элементы ЭВМ, часть 2

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются основные функциональные элементы ЭВМ: дешифратор, шифратор, триггерные схемы различных типов, счетчик, регистры хранения и сдвига. Описываются их функции, внутренняя структура, временные диаграммы работы. Отмечается место и роль этих элементов при построении различных узлов и устройств ЭВМ.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Счетчиком называется электронная схема, предназначенная для подсчета числа сигналов, поступающих на его счетный вход. Счетчики используются в устройстве управления компьютера при построении распределителей импульсов и организации циклов, в счетчиках команд для формирования адреса выполняемой команды при естественном порядке выполнения и в некоторых других устройствах ЭВМ. Также счетчики широко применяются в качестве самостоятельных узлов в различных системах цифровой автоматики.
Суть работы счетчика заключается в изменении на единицу зафиксированного в нем значения с приходом каждого счетного сигнала. Счетчики принято подразделять на суммирующие, вычитающие и реверсивные. Суммирующие счетчики увеличивают свое значение, вычитающие – уменьшают, а реверсивные могут работать как на прибавление, так и на вычитание в зависимости от сигналов управления. Параметром, определяющим информационную емкость счетчика, является модуль пересчета, равный числу внутренних состояний. Это значение проставляется на УГО после аббревиатуры CT.
Пример асинхронного трехразрядного двоичного суммирующего счетчика приведен на [ Cкачайте файл, чтобы посмотреть ссылку ], а его условно-графическое обозначение – на [ Cкачайте файл, чтобы посмотреть ссылку ]. Для построения этого счетчика использованы JK-триггеры с динамической синхронизацией по спаду синхросигнала. Каждый JK-триггер в счетчике включен в режим инвертирования своего состояния при переключении синхросигнала с высокого уровня на низкий (см. [ Cкачайте файл, чтобы посмотреть ссылку ]). Идеализированная временная диаграмма работы этого счетчика показана на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 2.1.  Схема асинхронного трехразрядного счетчика
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 2.2.  Условно-графическое обозначение трехразрядного суммирующего счетчика
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 2.3.  Временная диаграмма работы счетчика
Быстродействие асинхронного счетчика определяется максимальной задержкой от изменения сигнала на его счетном входе до полного установления состояния всех его выходов. Проведем оценку быстродействия на примере переключения выходов счетчика после поступления восьмого синхросигнала на его вход ([ Cкачайте файл, чтобы посмотреть ссылку ]), так как именно в этом такте время переключения выходов счетчика будет максимальным.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 2.4.  Оценка быстродействия асинхронного счетчика
По фронту 1-0 сигнала С(8) с задержкой сигнала, равной tT, на триггере Q0 (см. [ Cкачайте файл, чтобы посмотреть ссылку ]) происходит изменение сигнала на выходе Q0. Это изменение, в свою очередь, приведет к переключению сигнала Q1 с соответствующей задержкой относительно переключения Q0. Вслед за этим с задержкой сигнала на следующем триггере переключится сигнал Q2. То есть общее время задержки переключения сигналов на выходе трехразрядного счетчика составит 3tT. Очевидно, что для n разрядного счетчика время задержки составит
tCT = n·tT
Таким образом, с увеличением разрядности асинхронного счетчика увеличивается его задержка и, следовательно, уменьшается быстродействие.
Этот недостаток устраняется в счетчиках, работающих по синхронной схеме. В них за счет дополнительных управляющих комбинационных схем обеспечивается одновременное переключение всех разрядов при поступлении сигнала на счетный вход (с задержкой, равной задержке одного триггера вне зависимости от разрядности счетчика).
Обычно счетчик имеет вход установки в нулевое состояние (асинхронный сброс составляющих его триггеров в "0"). Некоторые счетчики имеют цепи установки в произвольное начальное состояние, с которого уже будет начинаться операция счета.


Регистр хранения
Регистр – внутреннее запоминающее устройство процессора или внешнего устройства, предназначенное для временного хранения обрабатываемой или управляющей информации [ Cкачайте файл, чтобы посмотреть ссылку ]. Регистры представляют собой совокупность триггеров, количество которых равняется разрядности регистра, и вспомогательных схем, обеспечивающих выполнение некоторых элементарных операций. Набор этих операций, в зависимости от функционального назначения регистра, может включать в себя одновременную установку всех разрядов регистра в "0", параллельную или последовательную загрузку регистра, сдвиг содержимого регистра влево или вправо на требуемое число разрядов, управляемую выдачу информации из регистра (обычно используется при работе нескольких схем на общую шину данных) и т.д.
Регистры хранения используются для приема, хранения и выдачи многоразрядого кода. Они представляют собой совокупность одноступенчатых триггеров (как правило, D-типа) с общим входом синхронизации. Иногда в регистре имеется также и общий вход асинхронной установки всех триггеров в "0". Схема четырехразрядного регистра хранения приведена на [ Cкачайте файл, чтобы посмотреть ссылку ], а его условно-графическое обозначение – на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 2.5.  Структура четырехразрядного регистра хранения с асинхронным входом установки в "0"
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 2.6.  Условно-графическое обозначение четырехразрядного регистра хранения с асинхронным входом установки в "0"
Регистр сдвига
Регистр сдвига – регистр, обеспечивающий помимо хранения информации сдвиг влево или вправо всех разрядов одновременно на одинаковое число позиций. При этом выдвигаемые за пределы регистра разряды теряются, а в освобождающиеся разряды заносится информация, поступающая по отдельному внешнему входу регистра сдвига. Обычно эти регистры обеспечивают сдвиг кода на одну позицию влево или вправо. Но существуют и универсальные регистры сдвига, которые выполняют сдвиг как влево, так и вправо в зависимости от значения сигнала на специальном управляющем входе или при подаче синхросигналов на разные входы регистра. Регистр сдвига может быть спроектирован и таким образом, чтобы выполнять сдвиг одновременно не на одну, а на несколько позиций.
Регистры сдвига строятся на двухступенчатых триггерах. Схема четырехразрядного регистра, выполняющего сдвиг на один разряд от разряда 0 к разряду 3, показана на [ Cкачайте файл, чтобы посмотреть ссылку ], а его условно-графическое обозначение – на [ Cкачайте файл, чтобы посмотреть ссылку ]. Ввод информации в данный регистр – последовательный через внешний вход D0. Регистр имеет вход асинхронной установки всех разрядов в "0". Для наглядности каждый двухступечатый регистр представлен двумя одноступенчатыми с соответствующей организацией синхронизации первой и второй ступеней. Пунктиром обозначен реальный двухступенчатый триггер.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 2.7.  Структура регистра сдвига
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 2.8.  Условно-графическое обозначение четырехразрядного регистра сдвига с асинхронным входом установки в "0"
Идеализированная временная диаграмма работы регистра сдвига, структура которого представлена на [ Cкачайте файл, чтобы посмотреть ссылку ], показана на [ Cкачайте файл, чтобы посмотреть ссылку ]. Предполагаем, что начальное состояние регистра следующее: Q0=0, Q1=1, Q2=1, Q3=0.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 2.9.  Временная диаграмма работы регистра сдвига
Работа регистра сдвига в каждом периоде сигнала синхронизации разбивается на две фазы: при высоком и при низком значении синхросигнала:
При высоком уровне синхросигнала проводится запись значения выхода (i – 1)-го разряда регистра в первую ступень i-го разряда. Вторая ступень каждого разряда сохраняет свое прежнее значение. В этой фазе состояние первой ступени i-го триггера повторяет состояние второй ступени (i – 1)-го триггера. Вторые ступени каждого триггера, а следовательно, и выходы регистра в целом, остаются неизменными.
При низком уровне синхросигнала значение, записанное в первой ступени каждого триггера, перезаписывается в его вторую ступень. Запись в первую ступень триггера запрещена. В этой фазе состояния первой и второй ступеней каждого триггера становятся одинаковыми.
Поступление сигнала R = 0 вне зависимости от значения сигнала на входе синхронизации С и сигнала на входе D0 устанавливает все разряды регистра в нулевое состояние.

[ Cкачайте файл, чтобы посмотреть картинку ]


3. Лекция: Арифметико-логическое устройство

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются особенности реализации арифметико-логического устройства компьютера на примере проектирования АЛУ для умножения чисел с фиксированной запятой, заданных в прямом коде, со старших разрядов множителя.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Классическая ЭВМ состоит из трех основных устройств: арифметико-логического устройства, устройства управления и запоминающего устройства. Рассмотрим особенности организации этих устройств. Прежде всего, рассмотрим структуру арифметико-логического устройства.
В современных ЭВМ арифметико-логическое устройство не является самостоятельным схемотехническим блоком. Оно входит в состав микропроцессора, на котором строится компьютер. Однако знание структуры и принципов работы АЛУ весьма важно для понимания работы компьютера в целом. Для лучшего понимания этих вопросов проведем синтез арифметического устройства, предназначенного для выполнения только одной операции – умножения чисел с фиксированной запятой, заданных в прямом коде, со старших разрядов множителя [[ Cкачайте файл, чтобы посмотреть ссылку ]] . В ходе этого процесса также обратим внимание на особенности использования рассмотренных выше основных схемотехнических элементов ЭВМ.
Синтез АЛУ проходит в несколько этапов. Сначала необходимо выбрать метод, по которому предполагается выполнение операции, и составить алгоритм соответствующих действий. Исходя из алгоритма и формата исходных данных, следует определить набор составляющих АЛУ элементов. Затем требуется определить связи между элементами, установить порядок функционирования устройства и временную диаграмму управляющих сигналов, которые должны быть поданы на АЛУ от устройства управления.
Пусть операнды имеют вид:
[X]пк = x0x1x2xn
[Y]пк = y0y1y2yn
где x0, y0 – знаковые разряды.
Операция умножения чисел с фиксированной запятой, заданных в прямом коде, со старших разрядов множителя выполняется по следующей формуле:
Sign Z = Sign X [ Cкачайте файл, чтобы посмотреть картинку ] Sign Y
|Z| = y1|X|2-1+ y2|X|2-2 ++yn|X|2-n
[X]пк = 0.1101 ; Sign X = 0
[Y]пк = 1.1011 ; Sign Y = 1
Sign Z = 0 [ Cкачайте файл, чтобы посмотреть картинку ] 1 = 1
|X| = 0. 1 1 0 1
|Y| = 0. 1 0 1 1
y1y2y3y4
+0.00000000 |Z| = 0
y1 = 1 0.01101000 1
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
Алгоритм вычислений представлен на [ Cкачайте файл, чтобы посмотреть ссылку ]
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 3.1.  Алгоритм операции умножения чисел с фиксированной запятой, заданных в прямом коде, со старших разрядов множителя
Каждой переменной, представленной в алгоритме, в схеме должен соответствовать элемент хранения. Разрядность модуля произведения равна сумме разрядностей сомножителей. Умножение двоичного числа на 2-i обеспечивается сдвигом этого числа вправо на соответствующее количество разрядов. Переход к анализу очередного разряда множителя (i = i + 1) может быть обеспечен сдвигом регистра множителя на один разряд в сторону старших разрядов.
Исходя из этого, определим состав оборудования, необходимого для реализации АЛУ заданного типа для n = 4 ([ Cкачайте файл, чтобы посмотреть ссылку ]).
Таблица 3.1.

Схема
Разрядность
Функции
Управляющий сигнал

Регистр модуля множимого RGX
8
Загрузка. Сдвиг в сторону младших разрядов.
УС1 УС2

Регистр модуля множителя RGY
4
Загрузка. Сдвиг в сторону старших разрядов.
УС3 УС4

Регистр модуля результата RGZ
8
Загрузка. Установка в "0".
УС5 УС6

Триггер знака множимого TX

Загрузка
УС7

Триггер знака множителя TY

Загрузка
УС8

Триггер знака результата TZ

Загрузка
УС9

АЛУ
8
Комбинационный сумматор


Комбинационные схемы

Получение на входе АЛУ сигналов "0" или RGX в зависимости от значения yi


Структурная схема устройства представлена на [ Cкачайте файл, чтобы посмотреть ссылку ].


Временная диаграмма управляющих сигналов, поступающих на арифметико-логическое устройство, показана на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 3.2.  Структурная схема арифметического устройства для выполнения операции умножения со старших разрядов множителя чисел, заданных в прямом коде
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 3.3.  Временная диаграмма управляющих сигналов
Работа схемы
Такт 1. Загрузка модулей операндов в регистры RGX, RGY, а их знаков – в триггеры TX и TY. Сброс в "0" регистра результата RGZ.
Такт 2. Запись знака результата в триггер TZ.
Такт 3. Сдвиг регистра RGX на один разряд вправо. Через время, равное задержке на переключение регистров и комбинационных схем, на выходе комбинационного сумматора и, следовательно, на входе регистра RGZ устанавливается результат 0+y1 |X|2-1.
Такт 4. Загрузка RGZ: |Z|=|Z|+y1 |X|2-1.
Такт 5. Сдвиг RGX на 1 разряд вправо: |X| = |X|2-1.
Сдвиг RGY на 1 разряд влево: i=i+1.
Устройство управления проверяет условие окончания операции: i > n.
Такты (6,7), (8,9), (10,11) ... Повтор действий тактов (4,5) с анализом других значений yi. В такте 10 в регистре RGZ формируется модуль произведения. Такт 11 используется лишь для определения условия окончания операции умножения.
4. Лекция: Устройство управления

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются принципы построения схемного и микропрограммного устройств управления. Даны различные схемы реализации датчика сигнала, входящего в состав УУ. Представлена микропрограмма для управления арифметико-логическим устройством, описанным в лекции 7.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Компьютер условно можно разделить на два основных блока: операционный и управляющий. Для реализации любой команды необходимо на соответствующие управляющие входы любого устройства компьютера подать определенным образом распределенную во времени последовательность управляющих сигналов. Часть цифрового вычислительного устройства, предназначенная для выработки этой последовательности, называется устройством управления.
Любое действие, выполняемое в операционном блоке, описывается некоторой микропрограммой и реализуется за один или несколько тактов. Элементарная функциональная операция, выполняемая за один тактовый интервал и приводимая в действие управляющим сигналом, называется микрооперацией [[ Cкачайте файл, чтобы посмотреть ссылку ]]. Например, в спроектированном АЛУ для умножения чисел в первом такте выполняются следующие микрооперации: TX=0, TY=0, RGX=|X|, RGY=|Y|, RGZ=0. Совокупность микроопераций, выполняемых в одном такте, называется микрокомандой (МК). Если все такты должны иметь одну и ту же длину, а именно это имеет место при работе компьютера, то она устанавливается по самой продолжительной микрооперации. Микрокоманды, предназначенные для выполнения некоторой функционально законченной последовательности действий, образуют микропрограмму. Например, микропрограмму образует набор микрокоманд для выполнения команды умножения.
Устройство управления предназначено для выработки управляющих сигналов, под воздействием которых происходит преобразование информации в арифметико-логическом устройстве, а также операции по записи и чтению информации в/из запоминающего устройства.
Устройства управления делятся на:
УУ с жесткой, или схемной логикой и
УУ с программируемой логикой (микропрограммные УУ).
В устройствах управления первого типа для каждой команды, задаваемой кодом операции, строится набор комбинационных схем, которые в нужных тактах вырабатывают необходимые управляющие сигналы.
В микропрограммных УУ каждой команде ставится в соответствие совокупность хранимых в специальной памяти слов - микрокоманд. Каждая из микрокоманд содержит информацию о микрооперациях, подлежащих выполнению в данном такте, и указание, какое слово должно быть выбрано из памяти в следующем такте.
Схемное устройство управления
Устройство управления схемного типа ([ Cкачайте файл, чтобы посмотреть ссылку ]) состоит из:
датчика сигналов, вырабатывающего последовательность импульсов, равномерно распределенную во времени по своим шинам ([ Cкачайте файл, чтобы посмотреть ссылку ]) (n - общее количество управляющих сигналов, необходимых для выполнения любой операции; m - количество тактов, за которое выполняется самая длинная операция);
блока управления операциями, осуществляющего выработку управляющих сигналов, то есть коммутацию сигналов, поступающих с ДС, в соответствующем такте на нужную управляющую шину;
дешифратора кода операций, который дешифрирует код операции команды, присутствующей в данный момент в регистре команд, и возбуждает одну шину, соответствующую данной операции; этот сигнал используется блоком управления операциями для выработки нужной последовательности управляющих сигналов.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 4.1.  Функциональная схема схемного устройства управления
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 4.2.  Временная диаграмма работы датчика сигналов
Датчик сигналов обычно реализуется на основе счетчика с дешифратором или на сдвиговом регистре.
Датчик сигналов на основе счетчика с дешифратором
Реализация датчика сигналов на основе счетчика с дешифратором представлена на [ Cкачайте файл, чтобы посмотреть ссылку ]. По заднему фронту каждого тактового импульса, поступающего на устройство управления с системного генератора импульсов, счетчик увеличивает свое состояние; выходы счетчика соединены со входами дешифратора, выходы которого и являются выходами датчика сигналов ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 4.3.  Схема датчика сигналов на основе счетчика с дешифратором
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 4.4.  Временная диаграмма работы датчика сигналов на основе счетчика с дешифратором

[ Cкачайте файл, чтобы посмотреть картинку ]


Датчик сигналов на сдвиговом регистре
Проектирование датчика сигналов на сдвиговом регистре требует лишь его "закольцовывания", то есть соединения выхода последнего разряда с входом, через который в регистр заносится информация при сдвиге, и первоначальной установки ([ Cкачайте файл, чтобы посмотреть ссылку ]). В начальном состоянии регистр содержит "1" только в разряде 0. Входы параллельной загрузки регистра для его начальной установки и соответствующий этой операции управляющий вход регистра на схеме не показаны.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 4.5.  Схема датчика сигналов на основе регистра сдвига
Временная диаграмма работы этой схемы приведена на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 4.6.  Временная диаграмма работы датчика сигналов на основе регистра сдвига
Наиболее сложной частью схемного устройства управления является блок управления операциями. Он представляет собой нерегулярную схему, структура которой определяется системой команд и составом оборудования процессора. Такое УУ может быть реализовано в виде специализированной интегральной схемы.
Структурная схема микропрограммного устройства управления
Микропрограммное устройство управления представлено на [ Cкачайте файл, чтобы посмотреть ссылку ]. Преобразователь адреса микрокоманды преобразует код операции команды, присутствующей в данный момент в регистре команд, в начальный адрес микропрограммы, реализующей данную операцию, а также определяет адрес следующей микрокоманды выполняемой микропрограммы по значению адресной части текущей микрокоманды.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 4.7.  Функциональная схема микропрограммного устройства управления (УСi - управляющие сигналы, вырабатываемые устройством управления)
На [ Cкачайте файл, чтобы посмотреть ссылку ] приведен пример микропрограммы для выполнения операции умножения чисел в дополнительном коде. Предполагается, что начальный адрес микропрограммы равен 300, количество разрядов множителя равно 2, а адресная часть микрокоманды содержит адрес микрокоманды, которая должна быть выбрана в следующем такте. В последней микрокоманде в регистр команд загрузится очередная команда, код операции которой определит начальный адрес очередной микропрограммы. В реальных микропрограммных устройствах управления формирование адреса следующей микрокоманды проводится более сложным образом, учитывающим возможности ветвлений и циклического повторения отдельных фрагментов микропрограмм.
Таблица 4.1. Микропрограмма выполнения операции умножения

Адрес МК
УС1
УС2
УС3
УС4
УС5
УС6
Сигнал записи в РК
Адрес следующей МК

300
1
0
1
0
0
1
0
301

301
0
0
0
0
1
0
0
302

302
0
1
0
1
0
0
0
303

303
0
0
0
0
1
0
0
304

304
0
1
0
1
0
0
1
Х

Из анализа структуры и принципов работы схемного и микропрограммного устройств управления видно, что УУ первого типа имеют сложную нерегулярную структуру, которая требует специальной разработки для каждой системы команд и должна практически полностью перерабатываться при любых модификациях системы команд. В то же время оно имеет достаточно высокое быстродействие, определяемое быстродействием используемого элементного базиса.
Устройство управления, реализованное по микропрограммному принципу, может легко настраиваться на возможные изменения в операционной части ЭВМ. При этом настройка во многом сводится лишь к замене микропрограммной памяти. Однако УУ этого типа обладают худшими временными показателями по сравнению с устройствами управления на жесткой логике.
5. Лекция: Запоминающие устройства

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются основные характеристики запоминающих устройств, их классификация, иерархическое построение запоминающих устройств современных ЭВМ, построение ЗУ заданной организации на БИС ЗУ различного типа.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Памятью ЭВМ называется совокупность устройств, служащих для запоминания, хранения и выдачи информации.
Отдельные устройства, входящие в эту совокупность, называются запоминающими устройствами (ЗУ) того или иного типа [[ Cкачайте файл, чтобы посмотреть ссылку ]].
Термин "запоминающее устройство" обычно используется, когда речь идет о принципе построения некоторого устройства памяти (например, полупроводниковое ЗУ, ЗУ на жестком магнитном диске и т.п.), а термин "память" - когда хотят подчеркнуть выполняемую устройством памяти логическую функцию или место расположения в составе оборудования ЭВМ (например, оперативная память - ОП, внешняя память и т.п.). В тех вопросах, где эти отличия не имеют принципиального значения, термины "память" и "запоминающее устройство" мы будем использовать как синонимы.
Запоминающие устройства играют важную роль в общей структуре ЭВМ. По некоторым оценкам производительность компьютера на разных классах задач на 40-50% определяется характеристиками ЗУ различных типов, входящих в его состав.
К основным параметрам, характеризующим запоминающие устройства, относятся емкость и быстродействие.
Емкость памяти - это максимальное количество данных, которое в ней может храниться.
Емкость  запоминающего устройства измеряется количеством адресуемых элементов (ячеек) ЗУ и длиной ячейки в битах. В настоящее время практически все запоминающие устройства в качестве минимально адресуемого элемента используют 1 байт (1 байт = 8 двоичных разрядов (бит)). Поэтому емкость памяти обычно определяется в байтах, килобайтах (1Кбайт=210 байт), мегабайтах (1Мбайт = 220 байт), гигабайтах (1Гбайт = 230 байт) и т.д.
За одно обращение к запоминающему устройству производится считывание или запись некоторой единицы данных, называемой словом, различной для устройств разного типа. Это определяет разную организацию памяти. Например, память объемом 1 мегабайт может быть организована как 1М слов по 1 байту, или 512К слов по 2 байта каждое, или 256К слов по 4 байта и т.д.
В то же время, в каждой ЭВМ используется свое понятие машинного слова, которое применяется при определении архитектуры компьютера, в частности при его программировании, и не зависит от размерности слова памяти, используемой для построения данной ЭВМ. Например, компьютеры с архитектурой IBM PC имеют машинное слово длиной 2 байта.
Быстродействие памяти определяется продолжительностью операции обращения, то есть временем, затрачиваемым на поиск нужной информации в памяти и на ее считывание, или временем на поиск места в памяти, предназначаемого для хранения данной информации, и на ее запись:
tобр = max(tобр сч, tобр зп)
где tобр сч - быстродействие  ЗУ при считывании информации; tобр зп - быстродействие  ЗУ при записи.
Классификация запоминающих устройств
Запоминающие устройства можно классифицировать по целому ряду параметров и признаков. На [ Cкачайте файл, чтобы посмотреть ссылку ] представлена классификация по типу обращения и организации доступа к ячейкам ЗУ.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 5.1.  Классификация запоминающих устройств
По типу обращения ЗУ делятся на устройства, допускающие как чтение, так и запись информации, и постоянные запоминающие устройства (ПЗУ), предназначенные только для чтения записанных в них данных (ROM - read only memory). ЗУ первого типа используются в процессе работы процессора для хранения выполняемых программ, исходных данных, промежуточных и окончательных результатов. В ПЗУ, как правило, хранятся системные программы, необходимые для запуска компьютера в работу, а также константы. В некоторых ЭВМ, предназначенных, например, для работы в системах управления по одним и тем же неизменяемым алгоритмам, все программное обеспечение может храниться в ПЗУ.
В ЗУ с произвольным доступом (RAM - random access memory) время доступа не зависит от места расположения участка памяти (например, ОЗУ).
В ЗУ с прямым (циклическим) доступом благодаря непрерывному вращению носителя информации (например, магнитный диск - МД) возможность обращения к некоторому участку носителя циклически повторяется. Время доступа здесь зависит от взаимного расположения этого участка и головок чтения/записи и во многом определяется скоростью вращения носителя.
В ЗУ с последовательным доступом производится последовательный просмотр участков носителя информации, пока нужный участок не займет некоторое нужное положение напротив головок чтения/записи (например, магнитные ленты - МЛ).
Как отмечалось выше, основные характеристики запоминающих устройств - это емкость и быстродействие. Идеальное запоминающее устройство должно обладать бесконечно большой емкостью и иметь бесконечно малое время обращения. На практике эти параметры находятся в противоречии друг другу: в рамках одного типа ЗУ улучшение одного из них ведет к ухудшению значения другого. К тому же следует иметь в виду и экономическую целесообразность построения запоминающего устройства с теми или иными характеристиками при данном уровне развития технологии. Поэтому в настоящее время запоминающие устройства компьютера, как это и предполагал Нейман, строятся по иерархическому принципу ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 5.2.  Иерархическая организация памяти в современных ЭВМ
Иерархическая структура памяти позволяет экономически эффективно сочетать хранение больших объемов информации с быстрым доступом к информации в процессе ее обработки.
На нижнем уровне иерархии находится регистровая память - набор регистров, входящих непосредственно в состав микропроцессора (центрального процессора - CPU). Регистры CPU программно доступны и хранят информацию, наиболее часто используемую при выполнении программы: промежуточные результаты, составные части адресов, счетчики циклов и т.д. Регистровая память имеет относительно небольшой объем (до нескольких десятков машинных слов). РП работает на частоте процессора, поэтому время доступа к ней минимально. Например, при частоте работы процессора 2 ГГц время обращения к его регистрам составит всего 0,5 нс.
Оперативная память - устройство, которое служит для хранения информации (программ, исходных данных, промежуточных и конечных результатов обработки), непосредственно используемой в ходе выполнения программы в процессоре. В настоящее время объем ОП персональных компьютеров составляет несколько сотен мегабайт. Оперативная память работает на частоте системной шины и требует 6-8 циклов синхронизации шины для обращения к ней. Так, при частоте работы системной шины 100 МГц (при этом период равен 10 нс) время обращения к оперативной памяти составит несколько десятков наносекунд.
Для заполнения пробела между РП и ОП по объему и времени обращения в настоящее время используется кэш-память, которая организована как более быстродействующая (и, следовательно, более дорогая) статическая оперативная память со специальным механизмом записи и считывания информации и предназначена для хранения информации, наиболее часто используемой при работе программы. Как правило, часть кэш-памяти располагается непосредственно на кристалле микропроцессора (внутренний кэш), а часть - вне его (внешняя кэш-память). Кэш-память программно недоступна. Для обращения к ней используются аппаратные средства процессора и компьютера.
Внешняя память организуется, как правило, на магнитных и оптических дисках, магнитных лентах. Емкость дисковой памяти достигает десятков гигабайт при времени обращения менее 1 мкс. Магнитные ленты вследствие своего малого быстродействия и большой емкости используются в настоящее время в основном только как устройства резервного копирования данных, обращение к которым происходит редко, а может быть и никогда. Время обращения для них может достигать нескольких десятков секунд.
Следует отметить, что электронная вычислительная техника развивается чрезвычайно быстрыми темпами. Так, согласно эмпирическому "закону Мура", производительность компьютера удваивается приблизительно каждые 18 месяцев. Поэтому все приводимые в данном пособии количественные характеристики служат по большей части только для отражения основных соотношений и тенденций в развитии тех или иных компонентов и устройств компьютеров.


Построение ЗУ с заданной организацией
В современных ЭВМ минимальной адресуемой единицей памяти является, как правило, 1 байт. В связи с этим обмен с памятью организуется блоками, кратными этой величине: байтами, словами, двойными словами, учетверенными словами, в зависимости от выполняемой процессором команды и разрядности внешней шины данных. Такой обмен проходит под управлением специальных сигналов, поступающих по системной шине. Преобразование информации из формата ее представления на шине данных в формат, учитывающий организацию конкретных схем памяти, осуществляется специальными интерфейсными схемами. Большие интегральные схемы (БИС), на которых строятся модули памяти, являются изделиями электронной промышленности и могут иметь различную организацию. Разработчики средств вычислительной техники должны учитывать имеющуюся у них номенклатуру БИС памяти, чтобы построить запоминающее устройство необходимой емкости и организации. Для этой цели может проводиться объединение нескольких БИС либо с целью увеличения количества слов в модуле памяти, либо для наращивания разрядности каждого слова, либо с той и другой целью одновременно.
Рассмотрим варианты построения блока памяти необходимой организации при наличии заданных БИС памяти.
Построить ОЗУ с организацией 8К*8 разрядов на БИС с организацией 1К*8 разрядов ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 5.3.  Условно-графические обозначения запоминающих устройств с различной организацией:а - 1К*8 разрядов; б - 8К*8 разрядов
В данном случае требуется построить модуль памяти, имеющий большее число слов, чем в составляющих его БИС. Модуль памяти будет состоять из восьми БИС. Для обращения к модулю памяти используется 13-разрядный адрес (А12 А0), поступающий по шине адреса (ША). Три старших разряда (А12-А10) определяют ту схему, которая в данный момент включается в работу, а каждая ячейка внутри любой БИС определяется 10-ю младшими разрядами адреса (А9-А0) ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 5.4.  Организация модуля памяти
При единичном значении сигнала на входе выбора кристалла БИС (CS=1) выходные разряды данных находятся в третьем состоянии, то есть как бы отключены от шины (DO=Z).Таким образом, при любом значении кода на шине адреса всегда в работе находится одна и только одна из восьми БИС ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 5.5.  Запоминающее устройство объемом 8К*8 разрядов на БИС с организацией 1К*8 разрядов
В реальных микросхемах шины данных записи и чтения (DI и DO) обычно представляют собой общую двунаправленную шину.
Сигналы на шине управления означают: MW - сигнал записи в память, MR - сигнал чтения из памяти.
Построить ОЗУ с организацией 1К*8 разрядов на БИС с организацией 1К*1 разряд ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 5.6.  Условно-графическое обозначение БИС с организацией 1К*1 разряд
В данном случае требуется увеличить разрядность слова памяти. Так как все разряды одного слова должны записываться и считываться одновременно, то все БИС должны работать параллельно. Модуль памяти будет состоять из восьми БИС ([ Cкачайте файл, чтобы посмотреть ссылку ]). Если разрабатываемый блок является частью модуля памяти, имеющего объем больше, чем 1К слов (например, 8К), то необходим специальный дешифратор, который будет дешифрировать старшие разряды адреса аналогично тому, как показано на [ Cкачайте файл, чтобы посмотреть ссылку ] и включать в работу данный блок.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 5.7.  Запоминающее устройство объемом 1К*8 разрядов на БИС с организацией 1К*1 разряд
6. Лекция: Режимы адресации и форматы команд 16-разрядного процессора

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются режимы адресации 16-разрядного микропроцессора Intel-8086 и их связь с форматами команд, а также форматы и особенности реализации команд переходов.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Микропроцессор Intel-8086 (К1810ВМ80) имеет двухадресную систему команд [[ Cкачайте файл, чтобы посмотреть ссылку ],[ Cкачайте файл, чтобы посмотреть ссылку ]]. Ее особенностью является отсутствие команд, использующих оба операнда из оперативной памяти. Исключение составляют лишь команды пересылки и сравнения цепочек байт или слов, которые в данном пособии рассматриваться не будут. Таким образом, в командах допустимы следующие сочетания операндов: RR, RS, RI, SI. Здесь R обозначает операнд, находящийся в одном из регистров регистровой памяти микропроцессора, S - операнд, находящийся в оперативной памяти, адрес которого формируется по одному из допустимых способов адресации, I - непосредственный операнд, закодированный в адресном поле самой команды. Формат команды во многом определяется способом адресации операнда, находящего в оперативной памяти, длиной используемого непосредственного операнда, а также наличием и длиной смещения, используемого при относительных режимах адресации.
Микропроцессор имеет все режимы адресации, общая схема которых была рассмотрена выше. Естественно, они имеют определенные особенности, присущие данному процессору.
Непосредственная адресация предполагает, что операнд занимает одно из полей команды и, следовательно, выбирается из оперативной памяти одновременно с ней. В зависимости от форматов обрабатываемых процессором данных непосредственный операнд может иметь длину 8 или 16 бит, что в дальнейшем будем обозначать data8 и data16 соответственно.
Механизмы адресации операндов, находящихся в регистровой памяти и в оперативной памяти, существенно различаются. К регистровой памяти допускается лишь прямая регистровая адресация. При этом в команде указывается номер регистра, содержащего операнд. 16-разрядный операнд может находиться в регистрах AX, BX, CX, DX, DI, SI, SP, BP, а 8-разрядный - в регистрах AL, AH, BL, BH, CL, CH, DL, DH.
Адресация оперативной памяти имеет свои особенности, связанные с ее разбиением на сегменты и использованием сегментной группы регистров для указания начального адреса сегмента. 16-разрядный адрес, получаемый в блоке формирования адреса операнда на основе указанного режима адресации, называется эффективным адресом (ЭА). Иногда эффективный адрес обозначается как ЕА (effective address). 20-разрядный адрес, который получается сложением эффективного адреса и увеличенного в 16 раз значения соответствующего сегментного регистра, называется физическим адресом (ФА).
Именно физический адрес передается из микропроцессора по 20-ти адресным линиям, входящим в состав системной шины, в оперативную память и используется при обращении к ее ячейке на физическом уровне. При получении эффективного адреса могут использоваться все основные режимы адресации, рассмотренные выше, а также некоторые их комбинации.
Прямая адресация предполагает, что эффективный адрес является частью команды. Так как ЭА состоит из 16 разрядов, то и соответствующее поле команды должно иметь такую же длину.
При регистровой косвенной адресации эффективный адрес операнда находится в базовом регистре BX или одном из индексных регистров DI либо SI:
[ Cкачайте файл, чтобы посмотреть картинку ]
Обозначение имени регистра в квадратных скобках указывает на содержимое соответствующего регистра. Фигурные скобки - символ выбора одной из нескольких возможных альтернатив.
При регистровой относительной адресацииэффективный адрес равен сумме содержимого базового или индексного регистра и смещения:
[ Cкачайте файл, чтобы посмотреть картинку ]
Обозначения disp8 и disp16 здесь и далее указывают на 8- или 16-разрядное смещение соответственно.
Эффективный адрес при базово-индексной адресации равен сумме содержимого базового и индексного регистров, определяемых командой:
[ Cкачайте файл, чтобы посмотреть картинку ]
Наиболее сложен механизм относительной базово-индексной адресации. Эффективный адрес в этом случае равен сумме 8- или 16-разрядного смещения и базово-индексного адреса:
[ Cкачайте файл, чтобы посмотреть картинку ]
Форматы двухоперандных команд представлены на [ Cкачайте файл, чтобы посмотреть ссылку ]. Пунктиром показаны поля, которые в зависимости от режима адресации могут отсутствовать в команде.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 6.1.  Форматы двухоперандных команд микропроцессора I8086
Поле КОП содержит код выполняемой операции. Признак w указывает на длину операндов. При w = 1 операция проводится над словами, а при w = 0 - над байтами. Признак d указывает положение приемника результата. Признак d = 1, если результат записывается на место операнда, закодированного в поле reg, и d = 0, если результат записывается по адресу, закодированному полями (md, r/m).
Второй байт команды, называемый постбайтом, определяет операнды, участвующие в операции. Поле reg указывает регистр регистровой памяти согласно [ Cкачайте файл, чтобы посмотреть ссылку ]
Таблица 6.1.

reg
Регистр


w=1
w=0

000
AX
AL

001
CX
CL

010
DX
DL

011
BX
BL

100
SP
AH

101
BP
CH

110
SI
DH

111
DI
BH

Поля md и r/m задают режим адресации второго операнда согласно [ Cкачайте файл, чтобы посмотреть ссылку ].
Таблица 6.2.

r/m
md


00
01
10
11





w=1
w=0

000
(BX)+(SI)
(DS)
(BX)+(SI)+disp 8
(DS)
(BX)+(SI)+disp 16
(DS)
AX
AL

001
(BX)+(DI)
(DS)
(BX)+(DI)+disp 8
(DS)
(BX)+(DI)+disp 16
(DS)
CX
CL

010
(BP)+(SI)
(SS)
(BP)+(SI)+disp 8
(SS)
(BP)+
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·В этой таблице помимо определения режима адресации оперативной памяти указан также сегментный регистр, используемый по умолчанию для получения физического адреса. Использование другого сегментного регистра возможно введением специального префикса (дополнительного байта, который записывается перед командой).

[ Cкачайте файл, чтобы посмотреть картинку ]


В командах, использующих непосредственный операнд, признак s вместе с признаком w определяет разрядность непосредственного операнда, записываемого в команде, и разрядность выполняемой операции согласно [ Cкачайте файл, чтобы посмотреть ссылку ].
Таблица 6.3.

w
s
Операция
Непосредственный операнд

0
0
8-разрядная
8-разрядный

0
1
не используется

1
0
16-разрядная
16-разрядный

1
1

8-разрядный, расширяемый знаком до 16-ти разрядов при выполнении операции

Изменение естественного порядка выполнения команд программы осуществляется с помощью команд передачи управления. К ним относятся команды переходов, циклов, вызова подпрограммы и возврата из нее, а также некоторые другие. Мы рассмотрим лишь первые две группы команд.
Классификация команд переходов в персональной ЭВМ представлена на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 6.2.  Классификация команд переходов IBM PC
Физический адрес выполняемой команды определяется содержимым указателя команд IP и сегментного регистра команд CS. Команды, меняющие значение обоих этих регистров, называются командами межсегментных переходов, а меняющие только значение IP, - командами внутрисегментных переходов.
Команды безусловных переходов производят модификацию регистра IP или регистров IP и CS без предварительного анализа каких-либо условий. Существует пять команд безусловных переходов. Все они имеют одинаковую мнемонику JMP и содержат один операнд. Конкретный формат команды определяется соответствующим префиксом и приведен в общей таблице машинного представления команд ([ Cкачайте файл, чтобы посмотреть ссылку ]).
Таблица 6.4. Машинные коды некоторых команд

Команда
Байты кода команды
Схема операции


байт 1
байт 2
байты 36


ADD
000000dw
md reg r/m
(disp8/16)
r(r/m) = r + r/m


100000sw
md 000 r/m
(disp8/disp16)d8/16
r/m = r/m + d8/16


0000010w
data L
(data H)
ac = ac + d8/16

SUB
001010dw
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·m;прямой адрес


1010001w
disp L
disp H
m=ac;прямой адрес

CMP
0011101w
md reg r/m
(disp8/16)
r - r/m


0011100w
md reg r/m
(disp8/16)
r/m - r


100000sw
md 111 r/m
(disp8/16)d8/16
r/m - d8/16


0011110w
data L
(data H)
ac - d8/16

INC
1111111w
md 000 r/m

·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
AX


1000011w
md reg r/m
(disp8/16)
reg r/m

JMP short
11101011
disp L

IP=IP+dispL

near ptr
11101001
disp L
disp H
IP=IP+dispH,L

word ptr
11111111
md 100 r/m
(disp8/16)
IP=(EA)

far ptr
11101010
IP-L
IP-H,CS-L,CS-H
IP=IPH,L, CS=CSH,L

dword ptr
11111111
md 101 r/m
(disp8/16)
IP=(EA), CS=(EA+2)

Условный переход



IP=IP+dispL, если условие выполнено, иначе к след. команде

JZ (JE)
01110100
disp L

ноль (равно)

JNZ (JNE)
01110101
disp L

не ноль (не равно)

JS
01111000
disp L

минус

JNS
01111001
disp L

плюс

JO
01110000
disp L

переполнение

JNO
01110001
disp L

нет переполнения

JL (JNGE)
01111100
disp L

меньше для чисел

JNL (JGE)
01111101
disp L

не меньше для чисел

JG (JNLE)
01111100
disp L

больше для чисел

JNG (JLE)
01111101
disp L

не больше для чисел

JB (JNAE,JC)
01110010
disp L

меньше для кодов

JNB (JAE, JNC)
01110011
disp L

не меньше для кодов

JA (JNBE)
01110010
disp L

больше для кодов

JNA (JBE)
01110011
disp L

не больше для кодов

JP (JPE)
01111010
disp L

четное число "1"

JNP (JPO)
01111011
disp L

нечетное число "1"

Примечание: в столбце "Схема операции" ac означает регистр-аккумулятор, в качестве которого используется регистр AX при w=1 и регистр AL при w=0.
При безусловном прямом внутрисегментном переходе новое значение указателя команд IP равно сумме смещения, закодированного в соответствующем поле команды, и текущего значения IP, в качестве которого используется адрес команды, записанной вслед за командой перехода. Команды прямых межсегментных переходов содержат в себе помимо нового значения IP и новое значение сегментного регистра CS.
Команды косвенных переходов (внутрисегментных и межсегментных) передают управление на команду, адрес которой определяется содержимым регистра или ячеек оперативной памяти, на которые указывает закодированный в команде перехода постбайт.
Команды условных переходов являются только внутрисегментными. По своему формату и способу формирования нового значения IP они полностью аналогичны команде внутрисегментного прямого перехода с 8-разрядным смещением. Отличие их заключается в том, что в командах условного перехода механизм формирования нового значения IP включается лишь при выполнении определенных условий, а именно, при определенном состоянии регистра флагов. При невыполнении проверяемого условия в IP остается его текущее значение, то есть адрес команды, следующей за командой условного перехода.
Ниже приведены примеры команд переходов различных типов.
Команды условного перехода:
формат:
[ Cкачайте файл, чтобы посмотреть картинку ]
IP = IP + 2, если условие не выполнено;
IP = IP +2 + disp L, если условие выполнено;
пример:
JZ MARK; переход на метку MARK, если ZF = 1.
Команды прямого внутрисегментного перехода:
формат:
[ Cкачайте файл, чтобы посмотреть картинку ]
IP = IP +
· + disp, где
· - длина команды перехода (2 или 3 в зависимости от длины смещения);
примеры:
JMP short ptr MARK; переход на метку MARK, с использованием 8-разрядного смещения;
JMP near ptr MARK; переход на метку MARK, с использованием 16-разрядного смещения.
Команды прямого межсегментного перехода
формат:
[ Cкачайте файл, чтобы посмотреть картинку ]
IP = IP_H, IP_L,
CS = CS_H, CS_L;
пример:
JMP far ptr MARK; переход на метку MARK к команде, находящейся в другом сегменте.
Команды косвенного внутрисегментного перехода:
формат:
[ Cкачайте файл, чтобы посмотреть картинку ]
IP = [EA + 1, EA]; или
IP = <регистр>, если в постбайте задано обращение к регистровой памяти;
пример:
JMP word ptr [BX + SI]; новое значение IP берется из двух последовательных байт памяти, эффективный адрес первого из которых определяется суммой регистров BX и SI.
Команды косвенного межсегментного перехода:
формат:
[ Cкачайте файл, чтобы посмотреть картинку ]
IP = [EA + 1, EA],
CS = [EA + 3, EA + 2];
пример:
JMP dword ptr [BX + SI]; сумма регистров BX и SI определяет эффективный адрес области памяти, первые два байта которой содержат новое значение IP, а следующие два байта - новое значение CS.
Команды циклов идентичны по формату и очень близки по выполняемым действиям командам условных переходов. Однако по сравнению с последними они имеют ряд особенностей, позволяющих эффективно использовать их при программировании циклических участков алгоритмов.
Один из наиболее распространенных видов циклического участка программы представлен на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 6.3.  Структура счетного цикла с постпроверкой
Команды циклов предназначены для упрощения действий декремента (уменьшения на 1) счетчика цикла, проверки условия выхода из цикла и перехода.
Некоторые команды цикла реализуют выход из цикла не только по значению счетчика, но и при выполнении некоторых других условий.
Описание команд цикла сведено в [ Cкачайте файл, чтобы посмотреть ссылку ]. За исключением команды JCXZ, которая не изменяет значения регистра CX, при выполнении команд циклов производятся следующие действия: CX=(CX)-1. Затем, если проверяемое условие выполнено, то IP=(IP)+disp8 с расширением смещения знаком до 16 разрядов, в противном случае IP не изменяется, и программа продолжает выполнение в естественном порядке.
Таблица 6.5. Команды циклов

Название
Мнемоника
Альтернативная мнемоника
КОП
Проверяемое условие

Зациклить
LOOP

11100010
(CX)=0

Зациклить пока ноль (равно)
LOOPZ
LOOPE
11100001
(ZF=1)&(CX)=0)

Зациклить пока не ноль (неравно)
LOOPNZ
LOOPNE
11100000
(ZF=0)&((CX)=0)

Перейти по (CX)
JCXZ

11100011
(CX)=0



[ Cкачайте файл, чтобы посмотреть картинку ]


7. Лекция: Кодирование команд (часть 1)

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются практические вопросы, связанные с машинным представлением команд различных форматов и с различными режимами адресации операндов, с дизассемблированием команд, с оценкой влияния структуры программы на время ее выполнения.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

С целью лучшего понимания архитектуры ЭВМ рассмотрим машинное представление команд различных форматов, использующих различные режимы адресации операндов.
Рассмотрим это на примере операции сложения. Так как в системе команд ЭВМ, базирующихся на микропроцессорах фирмы Intel, результат операции записывается на место первого операнда, то данная операция будет иметь вид: a=a+b.
Для наглядного представления команды будем пользоваться ее символической записью, приближенной к записи на языке Ассемблер. Общий формат ассемблерной команды имеет следующий вид:
[Метка:] Мнемоника_операции Операнд,Операнд [; Комментарий]
Метка - это идентификатор, присваиваемый адресу первого байта команды. Наличие метки в команде необязательно. При отсутствии метки двоеточия быть не должно.
Во всех командах необходимо наличие мнемоники, обозначающей выполняемую команду.
Наличие и количество (один или два) операндов зависит от команды. В случае двух операндов они разделяются запятой, при этом первым указывается операнд-приемник, а вторым - операнд-источник. Примеры обозначения операндов при различных режимах адресации будут рассмотрены ниже.
Поле комментария предназначено для пояснения программы и может содержать любую комбинацию символов. При отсутствии комментария точка с запятой может не ставиться.
Кодирование линейных команд
Пример 1.
Оба операнда находятся в регистрах общего назначения: (AX)=a; (CX)=b. Для обращения к операндам используется прямая регистровая адресация.
Символическая запись команды:
ADD AX,CX
Согласно [ Cкачайте файл, чтобы посмотреть ссылку ] машинное представление этой команды имеет вид:
000000dw md reg r/m
По условию операнды занимают полноразрядные регистры длиной 1 слово, следовательно, необходимо установить w=1.
Так как оба операнда располагаются в регистрах общего назначения, то любой из них можно закодировать в поле reg. Поэтому команда может иметь два различных представления в машинном коде. При этом, если в поле reg закодирован номер регистра AX, то бит приемника результата d=1. Если в поле reg закодирован номер регистра CX, то бит приемника результата d=0.
[ Cкачайте файл, чтобы посмотреть картинку ]
или
[ Cкачайте файл, чтобы посмотреть картинку ]
Здесь и далее в записи команд b означает двоичное представление, h - 16-е.
После выполнения команды в AX будет записана сумма содержимого регистров AX и CX, а указатель команды IP увеличится на длину выполненной команды (2 байта) и будет указывать на первый байт следующей команды.
Здесь и далее представление информации будем давать в 16-м виде, если другое не оговорено особо.
Если перед началом выполнения команды (AX)=0C34, (CX)=1020, (IP)=0012, то после ее выполнения (AX)=1C54, (CX)=1020, (IP)=0014.
Пример 2.
Операнд a находится в регистре AX, b - непосредственный операнд, равный 56B3h.
Символическая запись команды:
ADD AX,56B3h
Машинное представление:
[ Cкачайте файл, чтобы посмотреть картинку ]
Если непосредственный операнд имеет величину, которая может быть закодирована в одном байте, например, 77 (в десятичной системе счисления), что при представлении в дополнительном коде дает 0100 1101b = 4Dh, то за счет использования признака s удается сократить длину команды:
[ Cкачайте файл, чтобы посмотреть картинку ]
Данное представление команды построено по общей схеме команд суммирования любого регистра с непосредственным операндом. Так как в нашем случае непосредственный операнд суммируется с содержимым регистра AX, то команда может быть записана в специальном формате работы с регистром- аккумулятором и иметь меньшую длину:
[ Cкачайте файл, чтобы посмотреть картинку ]
для операнда 56B3h.
Возможность использования признака s в этом формате отсутствует.
Пусть перед началом выполнения команды (AX)=03A4, (IP)=0012.
Тогда результатом выполнения команды ADD AX,56B3h будет: (AX)=5A57, (IP)=0016, а результатом выполнения команды ADD AL,B3h будет: (AX)=0357, (IP)=0015, если команда закодирована по общей схеме, и (IP)=0014 - если по схеме суммирования с аккумулятором.
Отметим, что в последнем случае действие выполняется лишь с младшим байтом регистра AX, то есть с регистром AL, и его результат не влияет на содержимое AH.

[ Cкачайте файл, чтобы посмотреть картинку ]


Пример 3.
Операнд a находится в AX, операнд b - в оперативной памяти по прямому адресу 3474h.
Символическая запись команды:
ADD AX,[3474h]
Ее машинное представление:
[ Cкачайте файл, чтобы посмотреть картинку ]
Пусть перед выполнением команды (AX)=1234, [3474h]=1A, [3475h]=25, (IP)=0012. Напомним, что адрес слова в оперативной памяти - это адрес его младшего байта. Тогда после выполнения команды: (AX)=374E, (IP)=0016.
Пример 4.
Если операнд a находится в оперативной памяти по прямому адресу 3474h, а операнд b представляет собой непосредственный операнд, равный 56B3h, то символическая запись команды имеет вид:
ADD [3474h],56B3h
а ее машинное представление:
[ Cкачайте файл, чтобы посмотреть картинку ]
При тех же исходных данных, что и в примере 3, результатом операции будет: [3474]=CD, [3475]=7B, (IP)=0018.
Пример 5.
Операнд a находится в слове оперативной памяти, адрес которого хранится в регистре BX, а операнд b - в регистре AX. В этом случае адресация операнда a - регистровая косвенная.
Символическая запись команды:
ADD [BX],AX
Машинное представление:
[ Cкачайте файл, чтобы посмотреть картинку ]
Если перед выполнением команды (AX)=1234, (BX)=3474, [3474]=D7, [3475]=11, (IP)=0012, то в результате выполнения команды произойдут следующие изменения: [3474]=0B, [3475]=24, (IP)=0014.
Пример 6.
Операнд a находится в AX. Операнд b является элементом массива, первый элемент которого помечен меткой MAS, а положение операнда b в массиве определяется содержимым регистра BX ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 7.1.  Организация доступа к операнду при регистровой относительной адресации
Символическая запись команды:
ADD AX,MAS[BX]
При ассемблировании программы метке ставится в соответствие смещение относительно начала сегмента. Таким образом, операнд b будет определяться в данном случае с помощью регистровой относительной адресации (суммирование значения смещения и содержимого регистра).
Пусть начало массива MAS имеет смещение в 3000h байтов от начала сегмента DS. Тогда машинный код команды будет иметь вид:
[ Cкачайте файл, чтобы посмотреть картинку ]
Если перед выполнением команды (AX)=1234, (BX)=0074, [3474]=E6, [3475]=64, (IP)=0102, то результатом будет: (AX)=771A, (IP)=0106.
Если начало массива располагается со смещением 70h байтов от начала сегмента DS, то программа Ассемблера сформирует более короткий машинный код команды:
[ Cкачайте файл, чтобы посмотреть картинку ]
Если исходное состояние элементов хранения совпадает с предыдущим, за исключением (BX)=3004, то и результат будет таким же, за исключением (IP)=0105.
Пример 7.
Операнд a находится в регистре AL. Операнд b является элементом массива, начальный адрес которого находится в регистре BX. Положение элемента в массиве определяется регистром DI ([ Cкачайте файл, чтобы посмотреть ссылку ]). В этом случае обращение к операнду b происходит посредством базово-индексной адресации.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 7.2.  Расположение операнда при базово-индексной адресации
Символическая запись команды имеет вид:
ADD AL,[BX+DI]
Так как первый операнд находится в регистре AL, то он имеет длину 1 байт. Поэтому в машинном представлении команды w=0, и она выглядит следующим образом:
[ Cкачайте файл, чтобы посмотреть картинку ]
Если до начала выполнения команды (AX)=25B7, (BX)=3000, (DI)=0474, [3474]=77, (IP)=2519, то после ее выполнения произойдут следующие изменения: (AX)=252E, (IP)=251B. Обратим внимание на то, что содержимое регистра AL представляет собой младший байт регистра AX. Так как операция проводится над байтами, то перенос в старший байт регистра AX блокируется.
Пример 8.
Операнд a находится в регистре AH. Операнд b является элементом двумерного массива, первый элемент которого помечен меткой MAS. Длина (в байтах) от начала массива до начала строки, в которой расположен операнд, хранится в регистре BX, а в регистре DI хранится количество байт от начала текущей строки до операнда b ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 7.3.  Расположение операнда при относительной базово-индексной адресации
Символическая запись команды:
ADD AH,MAS[BX+DI]
Машинный код команды будет зависеть от того, как далеко относительно начала сегмента располагается начало массива (см. пример 6). Если это смещение занимает 2 байта и, например, равно 1D25, то машинный код команды имеет вид:
[ Cкачайте файл, чтобы посмотреть картинку ]
Если смещение более короткое и может быть записано в одном байте, например, 2D, то машинное представление команды следующее:
[ Cкачайте файл, чтобы посмотреть картинку ]
При (AX)=84A3, [(BX)+(DI)+disp8]=3474, [3474]=77, (IP)=0110 результат будет (AX)=FBA3, (IP)=0114 в первом случае и (IP)=0113 во втором.
Пример 9.
Операнд a находится в оперативной памяти по прямому адресу 3474. Адрес операнда b, также находящегося в оперативной памяти, содержится в регистре SI.
Сложение этих операндов невозможно выполнить, используя только одну команду, так как система команд не предусматривает сложения операндов формата "память-память". Поэтому одним из возможных вариантов решения этого примера может быть:
MOV AX,[SI]; AX=b
ADD [3474h],AX; a=a+b
Кодирование каждой из этих команд проводится по рассмотренным выше правилам.
8. Лекция: Кодирование команд (часть 2)

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются практические вопросы, связанные с машинным представлением команд различных форматов и с различными режимами адресации операндов, с дизассемблированием команд, с оценкой влияния структуры программы на время ее выполнения.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Кодирование команд переходов
Кодирование команд переходов и циклов имеет определенную специфику. Рассмотрим машинное представление этих команд подробнее.
При безусловном внутрисегментном прямом переходе новое значение IP равно сумме 8- или 16-разрядного смещения и текущего значения IP. В качестве текущего значения IP используется адрес команды, записанной вслед за командой перехода. Схема выполнения операции представлена на [ Cкачайте файл, чтобы посмотреть ссылку ], где предполагается, что перед вычислением адреса перехода содержимое IP уже указывает на команду, следующую за командой перехода.
Команда, имеющая 8-разрядное смещение, называется командой короткого перехода и имеет в символической записи после мнемоники команды префикс short. Смещение записывается в дополнительном коде, который перед сложением с текущим значением IP расширяется знаком до 16 разрядов. Таким образом, диапазон адресов переходов для команды короткого перехода составляет -128...+127 байтов относительно текущего значения IP.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 8.1.  Схема внутрисегментного прямого перехода
Пример 1.
Команда JMP short L осуществляет передачу управления команде, помеченной меткой L.
Пусть эта команда перехода записана по адресу 010A. Тогда если метке L соответствует, например, адрес 011A, то смещение в команде перехода будет равно:
011A - (010A+2)=011A-010C=011A+FEF4=0E
Здесь операция вычитания заменена сложением с использованием дополнительного кода отрицательного числа. Перенос за пределы разрядной сетки в операциях, связанных с вычислением смещения, игнорируется.
Машинное представление команды следующее:
[ Cкачайте файл, чтобы посмотреть картинку ]
Обратим внимание на то, что в качестве текущего значения IP взят адрес команды перехода, увеличенный на 2, так как длина самой команды перехода равна 2 байтам.
Если команда, помеченная меткой L, располагается по адресу 00C1, то смещение будет равно:
00C1-010C=00C1+FEF4=FFB5
Полученное смещение имеет длину 2 байта, что недопустимо для данного формата команды. Но так как старший байт представляет собой знаковое расширение младшего байта (FFB5h = 11111111 10110101b), то это смещение можно закодировать в 1 байте, и команда будет иметь машинное представление: EBB5h.
Если метке L соответствует адрес 0224, то необходимая величина смещения, равная 0224-010C=0118, не может быть записана в 8-разрядном формате. Следовательно, с помощью команды короткого перехода осуществить переход на указанный адрес невозможно.
Пример 2.
По машинному представлению команды перехода можно определить, на какой адрес в сегменте команд будет передано управление. Так команда, имеющая машинный код EB4Ch и расположенная по адресу 0100h, осуществляет передачу управления на команду с адресом: (0100+2)+004C=014E, а команда с кодом EBC4h, расположенная по тому же адресу, осуществляет передачу управления по адресу (0100+2)+FFC4=00C6.
Для осуществления безусловного перехода по любому адресу в пределах данного командного сегмента необходимо задавать 16-разрядное смещение. Команда, имеющая такую величину смещения, называется командой близкого перехода и имеет префикс near. Значение IP и 16-разрядное смещение суммируются как числа со знаком в дополнительном коде. При этом, как и в предыдущем случае, перенос из 16-го разряда игнорируется. Поэтому увеличение или уменьшение величины IP при выполнении этой команды зависит не от знака смещения, а от соотношения текущего значения IP и смещения.
Рассмотрим это положение на следующем примере.
Пример 3.
Пусть команда JMP near L имеет машинное представление E964A6h. Тогда если она расположена по адресу 310A, то управление будет передано на команду с адресом:
(310A+3)+A664=D771
Если команда перехода находится по адресу C224, то управление будет передано на команду с адресом 688B (C224+3+A664 с учетом игнорирования переноса за пределы 16-разрядной сетки).
В первом случае переход произошел в сторону больших, а во втором - в сторону меньших адресов.
Отметим, что здесь текущее значение IP на 3 больше адреса команды близкого прямого перехода, так как сама эта команда имеет длину 3 байта.
Внутрисегментную прямую адресацию часто называют относительной адресацией, так как здесь смещение вычисляется относительно текущего значения IP.
При внутрисегментном косвенном переходе содержимое IP заменяется значением 16-разрядного регистра или слова памяти, которые адресуются полями md и r/m постбайта с помощью любого режима адресации, кроме непосредственного. Схема этого действия представлена на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 8.2.  Схема внутрисегментного косвенного перехода
Пример 4.
Команда JMP BX осуществляет переход к ячейке памяти, адрес которой равен содержимому регистра BX.
Машинное представление этой команды:
[ Cкачайте файл, чтобы посмотреть картинку ]
Если в BX записано число 2976, то вне зависимости от текущего значения IP управление будет передано на команду, записанную, начиная с адреса 2976.


Пример 5.
Команда JMP [BX]+A4h имеет машинное представление:
[ Cкачайте файл, чтобы посмотреть картинку ]
Если содержимое регистра BX равно 2976, то адрес перехода будет взят из слова оперативной памяти, содержащегося в сегменте данных по адресу: 2976+A4=2A1A.
Команды межсегментных переходов меняют как содержимое IP, так и содержимое CS.
Команда межсегментного прямого перехода имеет в символической записи префикс far и заносит в IP и CS новые значения, заданные в самой команде.
Пример 6.
Пусть необходимо осуществить передачу управления на команду, помеченную меткой L и располагающуюся в другом программном сегменте со следующими координатами: (CS)=AA66, (IP)=11C2. Символическая запись такой команды перехода будет следующей:
JMP far L
а ее машинное представление:
[ Cкачайте файл, чтобы посмотреть картинку ]
При межсегментном косвенном переходе новые значения IP и CS содержатся не в самой команде, а в двух смежных словах оперативной памяти. Адрес этой области памяти определяется постбайтом команды перехода в любом режиме адресации, кроме непосредственного и прямого регистрового. Схема выполнения команды представлена на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 8.3.  Схема межсегментного косвенного перехода
Отличие внутрисегментного косвенного перехода от межсегментного косвенного в символической записи команды определяется типом используемого операнда. Если операнд определен как слово, предполагается внутрисегментный переход, а если как двойное слово - межсегментный.
В сомнительных случаях тип перехода может задаваться явным образом с помощью префиксов word ptr и dword ptr соответственно для внутрисегментного и межсегментного переходов.
Пример 7.
Пусть (BX)=24A4, [24A4]=11, [24A5]=12, [24A6]=13, [24A7]=5A.
Тогда команда JMP dword ptr [BX] имеет машинное представление
[ Cкачайте файл, чтобы посмотреть картинку ]
и передает управление команде, расположенной в кодовом сегменте (CS)=5A13 со смещением (IP)=1211.
Команда JMP word ptr [BX] имеет машинное представление
[ Cкачайте файл, чтобы посмотреть картинку ]
и передает управление команде, расположенной в том же кодовом сегменте со смещением (IP)=1211.
Команды условных переходов являются только внутрисегментными. В них значение указателя команд IP, соответствующее адресу перехода, формируется при выполнении определенных условий, то есть при определенном значении флагов регистра состояния процессора. При невыполнении проверяемого условия в IP остается его текущее значение, то есть адрес команды, следующей за командой условного перехода.
Пример 8.
Пусть команда JZ L расположена по адресу 2010h, а метка L соответствует адресу 2072h. Получим машинное представление этой команды.
Смещение будет равно:
2072 - (2010+2)=2072+DFEE=0060
Это число со знаком может быть закодировано в 1 байте, следовательно, такой переход возможен. Используя код команды из [ Cкачайте файл, чтобы посмотреть ссылку ], получим машинное представление этой команды: 7460 h.
Рассматриваемая команда передаст управление по адресу 2072, если к моменту ее выполнения ZF=1. При состоянии признака ZF регистра флагов, равном нулю, управление будет передано следующей команде, то есть по адресу 2012.
Теперь рассмотрим пример кодирования команд, представляющих собой некоторый законченный в смысловом отношении фрагмент программы.
Необходимо сложить l слов a[i], расположенных последовательно в оперативной памяти, начиная с адреса [31A6h], а результат записать по адресу [3000h].
Один из возможных вариантов программы, не использующий команду цикла, представлен в [ Cкачайте файл, чтобы посмотреть ссылку ]. В программе предполагается, что конечный и промежуточные результаты не превышают длины слова. Количество слагаемых также занимает слово и записано перед исходным массивом, то есть по адресу 31A4h. Начальное значение IP взято произвольно.
Таблица 8.1. Пример программы

Символическая запись
Комментарий
IP
Машинное представление




2-й код
16-й код

MOV CX,[31A4h]
CX = l
0100
10001011
00001110
10100100
00110001
8B
0E
A4
31

SUB AX,AX
S = 0
0104
00101001
11000000
29
C0

MOV SI,AX
i = 0
0106
10001011
11110000
8B
F0

CYC: ADD AX,[SI+31A6h]
S = S+a[i]
0108
00000011
10000100
10100110
00110001
03
84
A6
31

ADD SI,2
i = i+1
010C
10000011
11000110
00000010
83
C6
02

DEC CX
l = l-1
010F
01001001
49

JNZ CYC
перейти, если l [ Cкачайте файл, чтобы посмотреть картинку ]0
0110
01110101
11110110
75
F6

MOV [3000h],AX
SUM = S
0112
10100001
00000000
00110000
A1
00
30

Отметим некоторые особенности использования отдельных команд этой программы. Обнуление регистра AX осуществляется вычитанием его содержимого из самого себя. Переход к новому слагаемому достигается использованием регистровой относительной адресации с изменением на каждом шаге содержимого индексного регистра на длину слагаемого, то есть на 2. Последняя команда, засылка результата, закодирована в специальном формате работы с аккумулятором.
Восстановление символической записи команды по ее машинному представлению
Для специалиста, работающего с компьютером как на программном, так и на аппаратном уровне, иногда возникает необходимость идентифицировать командную информацию, хранящуюся в оперативной памяти. Это может потребоваться, например, в случае программно-аппаратного сбоя, причину и место которого трудно определить традиционными методами и средствами тестирования и отладки программ. Так как исполняемый модуль программы хранится в памяти в машинном представлении, то для лучшего понимания действий, выполняемых компьютером в определенный момент, целесообразно преобразовать команду к символическому виду. Программы, выполняющие такое преобразование, называются дизассемблерами.
Рассмотрим несколько примеров подобных преобразований. Для правильной интерпретации команды необходимо знать положение ее первого байта. В рассматриваемых примерах будем полагать, что оно известно.
Пример 9.
Представить символическую запись команды, имеющей следующую машинную форму: 0000h.
Так как поля команды определяются с точностью до бита, то необходимо сначала перейти от шестнадцатеричного к двоичному представлению команды и, исходя из общих принципов кодирования команд, определить назначение всех ее разрядов:
[ Cкачайте файл, чтобы посмотреть картинку ]
По таблице машинного представления команд (см. [ Cкачайте файл, чтобы посмотреть ссылку ]) определим, что КОП=000000 b соответствует общему формату операции сложения ADD. Тогда два младших бита первого байта кодируют признаки d и w, а второй байт является постбайтом, определяющим режимы адресации операндов, участвующих в операции. Значение полей в постбайте позволяет определить, что операндами будут регистр AL (reg=000, w=0) (см. [ Cкачайте файл, чтобы посмотреть ссылку ]) и байт памяти, адресуемый с помощью базово-индексной адресации через регистры BX и SI (md=00, r/m=000) (см. [ Cкачайте файл, чтобы посмотреть ссылку ]). Значение d=0 указывает, что регистр AL является операндом-источником.
Следовательно, символическая запись команды имеет вид:
ADD [BX+SI],AL
Пример 10.
Представить символическую запись команды, имеющей следующую машинную форму: 81475D398B h.
Переходим к двоичному представлению команды:
[ Cкачайте файл, чтобы посмотреть картинку ]
Первый байт, согласно таблице машинного представления команд, соответствует команде сложения с непосредственным операндом. Постбайт в этом случае кодирует местоположение лишь одного операнда, которое определяется полями md и r/m: (BX)+disp8 (см. [ Cкачайте файл, чтобы посмотреть ссылку ]), а среднее поле постбайта является расширением кода операции.
Адресация операнда требует указания в команде 8-разрядного смещения. Оно помещается сразу же за постбайтом. Последние байты команды кодируют непосредственный операнд. Значение sw=01 в первом байте команды указывает на то, что непосредственный операнд - 16-разрядный. Учитывая, что при кодировании в команде двухбайтовых величин сначала записывается их младший байт, получим следующую символическую запись команды:
ADD [BX+5D],8B39h
Пример 11.
Пусть машинная форма представления команды следующая: 0445h. Тогда ее двоичный вид:
[ Cкачайте файл, чтобы посмотреть картинку ]
По таблице машинного представления команд определяем, что это команда специального формата, обеспечивающая суммирование аккумулятора с непосредственным операндом.
Так как w=0, то непосредственный операнд имеет длину 1 байт, а в качестве аккумулятора используется регистр AL. При этом команда имеет следующий вид:
ADD AL,45h
9. Лекция: Кодирование команд (часть 3)

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются практические вопросы, связанные с машинным представлением команд различных форматов и с различными режимами адресации операндов, с дизассемблированием команд, с оценкой влияния структуры программы на время ее выполнения.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Оценка влияния структуры программы на время ее выполнения
Время выполнения программы складывается из времен выполнения каждой команды программы. Время выполнения команды можно определить, умножая число тактов синхронизации, необходимых для выполнения команды, на длительность такта. Это время можно выразить в виде суммы базового времени выполнения, которое зависит от типа команды, и времени вычисления эффективного адреса, если операнд располагается в памяти. При определении базового времени предполагается, что выполняемая команда уже выбрана из памяти и находится в очереди команд. В противном случае требуется учесть длительность дополнительных тактов синхронизации, необходимых для выборки команды.
Базовые времена выполнения некоторых команд приведены в [ Cкачайте файл, чтобы посмотреть ссылку ]. Время вычисления эффективного адреса (ЕА) зависит от режима адресации ([ Cкачайте файл, чтобы посмотреть ссылку ]). Последний столбец в [ Cкачайте файл, чтобы посмотреть ссылку ] показывает число обращений к памяти, необходимых для выполнения команды. Чтобы определить время выполнения команды, следует учесть выравнивание операнда, то есть его расположение в оперативной памяти. Обращение к однобайтному операнду не требует дополнительных тактов синхронизации. Время обращения к слову памяти зависит от его адреса. Если слово имеет нечетный адрес, то его передача из оперативной памяти занимает 2 цикла шины, длящихся по 4 такта синхронизации каждый. Следовательно, каждое обращение к слову с нечетным адресом требует четырех дополнительных тактов синхронизации.
Таблица 9.1.

Команды
Адресация
Число тактов
Число обращений к памяти

ADD, SUB, AND, OR
RR
RS
SR
RI, AI
SI
3
9+EA
16+EA
4
16+EA
0
1
2
0
2

MOV
SA, AS
RR
RS
SR
RI
SI
10
2
8+EA
9+EA
4
10+EA
1
0
1
1
0
1

MUL
множитель 8 бит -R
множитель 16 бит -R
множитель 8 бит -S
множитель 16 бит -S
7077
118133
(7683)+EA
(124139)+EA
0
0
1
1

CMP
RR
RS, SR
RI, AI
SI
3
9+EA
4
10+EA
0
1
0
1

INC, DEC
16 бит - R
8 бит - R
S
2
3
15+EA
0
0
2

Условные переходы, кроме JCXZ
нет перехода
есть переход
4
16
0
0

LOOP
нет перехода
есть переход
5
17
0
0

JMP
короткий
внутрисегментный
прямой
косвенный
регистровый
межсегментный
прямой
косвенный
15
-
15
18+EA
11
-
15
24+EA
0
-
0
1
0
-
0
2

Примечание: R - адресация к регистру; A - к аккумулятору; S - к памяти; I - непосредственная адресация
Таблица 9.2.

Режим адресации
Число тактов синхронизации для вычисления эффективного адреса

Прямой
6

Косвенный
5

Относительный
9

Базово-индексный
(BP)+(DI) или (BX)+(SI)
(BP)+(SI) или (BX)+(DI)
-
7
8

Относительный базово-индексный
(BP)+(DI)+disp или (BX)+(SI)+disp
(BP)+(SI)+disp или (BX)+(DI)+disp
-
11
12

Если при вычислении физического адреса производится замена сегментного регистра (вместо заданного по умолчанию используется другой, определенный префиксом замены), то время выполнения команды увеличивается на 2 такта.
Базовое время выполнения некоторых команд зависит также от значения операндов. Типичными примерами этого служат команды умножения и деления (см. [ Cкачайте файл, чтобы посмотреть ссылку ]). Так, время выполнения команды умножения, реализованной по алгоритму умножения дополнительных кодов с пропуском такта суммирования, определяется количеством пар соседних несовпадающих разрядов (01 или 10), так как при комбинациях 00 или 11 такт суммирования с нулевым слагаемым отсутствует. Поэтому, например, для 8-разрядных операндов максимальное время умножения будет при значении множителя 01010101, а минимальное - при ненулевом множителе 10000000 (напомним, что числа в персональной ЭВМ представляются в дополнительном коде, поэтому указанный код соответствует числу -128). То есть в первом случае команда умножения будет выполняться на 7 тактов суммирования дольше, что соответствует значениям, приведенным в [ Cкачайте файл, чтобы посмотреть ссылку ].
Для команд условного перехода в [ Cкачайте файл, чтобы посмотреть ссылку ] приведено два времени: меньшее соответствует случаю, когда условие не выполняется и переход не производится, а большее соответствует реализации перехода. Во втором случае учитывается необходимость нового заполнения очереди команд и выборки следующей команды. Это же относится и к командам циклов.
Проиллюстрируем сказанное несколькими примерами. Для всех примеров будем полагать для простоты расчетов, что частота синхронизации равна 100 МГц (длительность такта 10 нс).
Пример 1.
ADD ES:[BX],DX
Команда формата "память-регистр".
Базовое время: 16+EA.
Время вычисления EA (регистровая косвенная адресация): 5 тактов.
Обозначение "ES:" в символической записи команды показывает, что в процессе формирования физического адреса операнда происходит замена сегментного регистра. Вместо используемого по умолчанию при данном режиме адресации сегментного регистра DS используется регистр ES. Эта операция требует 2 тактов синхронизации.
Команда обрабатывает слово. Если слово имеет нечетный адрес, то
Т=16+5+2+2*4=31 (такт)=310 (нс)
Если слово имеет четный адрес, то
Т=16+5+2=23 (такта)=230 (нс)


Пример 2.
MUL [BX]
Умножение без знака содержимого AL на операнд, адрес которого задан в команде. Операнд находится в памяти.
Базовое время: (76...83)+EA.
Время вычисления EA (регистровая косвенная адресация): 5 тактов.
Т=(76...83)+5 = (81...88) тактов = (810...880) нс
Пример 3.
JZ MET ; перейти на MET, если "ноль"
Базовое время: 4 такта, если нет перехода, и 16 тактов, если переход выполняется.
Других затрат времени нет.
Т=4 такта=40 нс перехода нет.
Т=16 тактов=160 нс переход выполняется.
Пример 4.
JMP dword ptr [SI+15] ; межсегментный косвенный переход.
Базовое время: 24+EA.
Время вычисления EA (регистровая относительная адресация): 9 тактов.
Имеются 2 обращения к памяти за новыми значениями IP и CS.
Если адрес слова четный, то
Т=24+9=33 (такта)=330 (нс).
Если адрес слова нечетный, то
Т=24+9+2*4=41 (такт)=410 (нс).
Время выполнения линейного участка программы равно сумме времен выполнения всех команд этого участка.
Оценим время выполнения ветвящейся программы на примере следующей задачи:
[ Cкачайте файл, чтобы посмотреть картинку ]
Ниже представлен текст соответствующей программы в предположении, что A, B и y - переменные длиной 1 байт, имеющие идентификаторы MA, MB и MY соответственно. Здесь и далее полагаем, что используемые адреса в сегменте данных - четные. Рядом с каждой командой указано количество тактов синхронизации, необходимое для ее выполнения (идентификаторы соответствуют прямому режиму адресации):
MOV BL,5 ; 4
MOV AL,MA ; 10
CMP AL,MB ; 15
JG OUT ; 4/16
INC BL ; 3
OUT: MOV MY,BL ; 15
Таким образом, если A>B, то программа выполняется за 60 тактов, в противном случае - за 51 такт.
Если оба случая равновероятны, то
Тср = (Т1+Т2)/2 = 55.5 (такта).
В общем случае для данной программы
Тср = 4+10+15+16*p1+(4+3)*p2+15=44+16*p1+7*p2.
где p1 и p2 - вероятности перехода в команде JG в случае выполнения и невыполнения условия соответственно (p1+p2=1).
Если известна количественная или хотя бы качественная оценка соотношения p1 и p2, то можно минимизировать среднее время выполнения данного фрагмента программы.
Пусть известно, что A>B при 90% различных исходных данных. Тогда для рассмотренной программы:
Тср = 44+0.9*16+0.1*7=59.1 (такта).
При обратном соотношении, то есть при p1=0.1:
Тср = 44+0.1*16+0.9*7=51.9 (такта).
Следовательно, при p1=0.1 быстрее будет выполняться программа, меняющая условие перехода:
MOV BL,6 ; 4
MOV AL,MA ; 10
CMP AL,MB ; 15
JNG OUT ; 4/16
DEC BL ; 3
OUT: MOV MY,BL ; 15
Она дает то же самое среднее время выполнения программы при p1=p2, но выигрыш при p1>p2 и проигрыш при p1В циклических программах тело цикла выполняется многократно. В силу этого целесообразно, по возможности, минимизировать этот участок программы даже за счет увеличения времени выполнения подготовительных операций и операций обработки результатов циклического участка.
Рассмотрим это положение на следующем примере. Пусть необходимо вычислить произведение двух целых положительных чисел длиной в слово (S=M*N), не используя команду умножения. Предполагаем, что операнды располагаются в памяти по эффективным адресам, вычисляемым как [SI+2A] и [1148h], а результат также не превышает одного слова и должен быть записан в память по адресу [BX+SI]. Предполагаем также, что все адреса в сегменте данных четные.
Решать задачу будем по следующей схеме:
[ Cкачайте файл, чтобы посмотреть картинку ]
Рассмотрим несколько возможных вариантов решения.
Вариант 1.
MOV [BX+SI],0 ; 17
MOV AX,[1148h] ; 10
CYCLE: ADD [BX+SI],AX ; 23
DEC [SI+2A] ; 24
JNZ CYCLE ; 4/16
Вариант 2.
MOV AX,[1148h] ; 10
MOV CX,[SI+2A] ; 17
SUB DX,DX ; 3
CYCLE: ADD DX,AX ; 3
DEC CX ; 2
JNZ CYCLE ; 4/16
MOV [BX+SI],DX ; 16
Вариант 3.
MOV AX,[1148h] ; 10
MOV CX,[SI+2A] ; 17
SUB DX,DX ; 3
CYCLE: ADD DX,AX ; 3
LOOP CYCLE ; 15/17
MOV [BX+SI],DX ; 16
Вариант 1 использует минимальное общее количество команд. В варианте 2 обработка идет в регистрах общего назначения, но не используется специальная команда цикла, которая использована в варианте 3.
Сравнительные характеристики этих вариантов представлены в [ Cкачайте файл, чтобы посмотреть ссылку ]
Таблица 9.3.

Вариант
Количество команд
Длина программы, (байт)
Время выполнения, (такт)

1
5
14
63N+15

2
7
15
21N+34

3
6
14
20N+34

Таким образом, даже несмотря на некоторое увеличение длины, программа, реализованная в вариантах 2 и 3, при достаточно больших N выполняется почти втрое быстрее, чем реализованная в варианте 1.
Так как время выполнения этих программ зависит от величины лишь одного сомножителя, то в том случае, когда известны относительные величины сомножителей, это время можно минимизировать, используя в качестве счетчика наименьший из сомножителей.
10. Лекция: Взаимодействие основных узлов и устройств персонального компьютера при автоматическом выполнении команды. Архитектура 32-разрядного микропроцессора

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются особенности функционирования персонального компьютера при автоматическом выполнении команды. Рассматриваются особенности 32-разрядного микропроцессора с архитектурой IA-32.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Взаимодействие основных узлов и устройств персонального компьютера при автоматическом выполнении команды
Основные этапы автоматического выполнения программы в компьютере с классической трехадресной архитектурой были рассмотрены в лекции 3. В этой лекции рассмотрим особенности этого процесса на примере функционирования персонального компьютера, использующего 16 разрядный микропроцессор типа I8086.
Структура такого компьютера приведена на [ Cкачайте файл, чтобы посмотреть ссылку ]. В составе ЭВМ кроме традиционных устройств компьютера с классической архитектурой (оперативное запоминающее устройство, арифметико-логическое устройство и основные схемы устройства управления) выделим следующие блоки:
регистровая память;
блок формирования адреса операнда (БФАО);
двадцатиразрядные сумматоры для получения физических адресов данных (
·ФАД) и физических адресов команд (
·ФАК).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 10.1.  Структурная схема базовой модели персональной ЭВМ
На входы регистровой памяти из БФАО поступают номера регистров, к которым проводится обращение. На входы выбираемых регистров поступают из АЛУ результаты выполнения операции и значения сегментных регистров, устанавливаемых операционной системой ЭВМ. В регистрах хранятся составляющие эффективных адресов данных, исходные и промежуточные данные, участвующие в выполнении операции, старшие 16 разрядов базовых адресов сегментов.
На блок формирования адреса операнда поступают:
сигналы от тактового генератора микропроцессора;
коды полей второго байта выполняемой команды, находящейся в РК; эти коды определяют режимы адресации первого (поля md и r/m) и второго (поле reg) операндов;
коды двух младших разрядов первого байта команды (d и w), которые определяют, соответственно, операнд, на место которого записывается результат операции, и разрядность операндов.
БФАО вырабатывает следующие выходные сигналы:
коды номера выбираемых регистров;
сигналы считывания кодов с выбранных регистров;
сигналы считывания смещений (disp L и disp H);
сигналы считывания непосредственных операндов (data L и data H).
Сумматоры физических адресов используются для получения адреса обращения к оперативной памяти с учетом ее сегментной организации. Одним из слагаемых выступает начальный адрес сегмента, который формируется путем умножения на 16 значения соответствующего сегментного регистра. Второе слагаемое - это смещение относительно начала сегмента. Для сегмента кода таким смещением является значение указателя команд IP, а для сегмента данных - сформированный блоком формирования адреса операнда эффективный адрес.
Суть этапов выполнения команды остается без изменения по сравнению с классической ЭВМ:
первый - выбор кода команды;
второй и третий - выбор операндов;
четвертый - выполнение операции в АЛУ;
пятый - запись результата в оперативную или регистровую память;
шестой - формирование адреса следующей выполняемой команды.
Но содержание этих этапов изменилось.
Рассмотрим выполнение вышеуказанных этапов на примере следующей команды:
ADD AL,[BX+disp8]
Допустим, что ее первый байт находится в ячейке ОЗУ с адресом i + 24*[CS], то есть [IP] = i.
Первый этап. Код IP, то есть [IP] = i, передаётся на сумматор
·ФАК. На этот же сумматор поступает код сегментного регистра команд [CS] из РП, умноженный на 16. На выходе
·ФАК сформируется код физического адреса ОЗУ, по которому находится первый байт команды. Код с выхода
·ФАК поступает на регистр адреса ОЗУ. Из ОЗУ выбирается первый байт команды и посылается в регистр команд (для некоторого упрощения предполагаем, что обмен информацией между микропроцессором и ОЗУ происходит байтами). И в завершении этого этапа к IP добавляется 1.
Все указанные взаимодействия отметим на схеме знаком 11. Эта последовательность действий будет повторена еще два раза для выбора второго и третьего байтов выполняемой команды. Это отмечено на схеме знаками 12 и 13.
Второй этап. В начале второго этапа с помощью ДшКОп расшифровывается код операции выполняемой команды. Если выполняемая команда не нарушает естественного порядка выполняемой программы, то осуществляется формирование адреса первого операнда и выборка этого операнда из РП или ОЗУ ЭВМ.
В данной команде для первого операнда используется регистровый относительный режим адресации. Соответственно, эффективный адрес определяется так: EA = [BX] + disp8. В этом случае коды полей md и r/m второго байта из регистра команд поступают в БФАО и таким образом коммутируют оборудование БФАО, что на его выходе появляются сигналы, обеспечивающие считывание:
кода регистра BX;
кода disp L;
кода сегментного регистра DS.
Все указанные коды поступают на сумматор физического адреса данных
·ФАД. При этом обеспечивается передача значения DS со сдвигом на 4 разряда влево (умножение на 16). Сформированный на
·ФАД код поступает на РА ОЗУ. Происходит выборка байта данных, который направляется в АЛУ. Выполнение второго этапа завершено. Все указанные взаимодействия устройств отметим на схеме цифрой 2.
Третий этап. Выбор второго операнда. В данном случае БФАО под воздействием сигнала с разряда w и поля reg регистра команд выдает сигнал обращения к регистру AL, код которого подается в АЛУ. Все взаимодействия на этом этапе отметим цифрой 3.
Четвертый этап. Выполнение операции сложения в АЛУ. Здесь блок управления операциями выдает те сигналы в АЛУ, которые необходимы для выполнения операции. Линии взаимодействия отметим цифрой 4.
Пятый этап. Код выполненной операции из АЛУ направляется в регистр AL (d = 1) регистровой памяти. Взаимодействие отмечается цифрой 5.
Команда выполнена. В IP находится основная составляющая адреса следующей команды программы: (IP) = i + 3. Здесь шестой этап как отдельный (автономный) этап исключен. Формирование основной составляющей адреса следующей выполняемой команды (указателя команд) было реализовано на первом этапе. Значение сегментного регистра команд в арифметических командах не меняется.
ЭВМ готова к выполнению следующих команд программы.


Архитектура 32-разрядного микропроцессора
В 1985 году фирма Intel выпустила 32-разрядный микропроцессор, ставший родоначальником семейства IA-32. Развитие этого семейства прошло ряд этапов, среди которых можно выделить следующие: реализация блока обработки чисел с плавающей запятой непосредственно на кристалле МП (микропроцессор I486), введение MMX-технологии обработки данных с фиксированной точкой по принципу SIMD - singl instruction multi data (один поток команд - множество потоков данных) в микропроцессоре Pentium MMX и развитие этой технологии на числа с плавающей запятой (SSE - streaming SIMD Extention), появившееся впервые в МП Pentium III [[ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]]. Однако основные черты этой архитектуры вплоть до настоящего времени остаются неизменными.
Архитектура 32-разрядного микропроцессора ([ Cкачайте файл, чтобы посмотреть ссылку ]) существенно отличается от архитектуры 16-разрядного. Некоторые из этих отличий чисто количественные, другие носят принципиальный характер.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 10.2.  Структура 32-разрядного микропроцессора
Главное внешнее отличие - увеличение разрядности шины данных и шины адреса до 32 бит. Это, в свою очередь, связано с изменениями в разрядности внутренних элементов микропроцессора и в механизме выполнения некоторых процессов, например, формирования физического адреса.
Регистры блока обработки чисел с фиксированной точкой стали 32-разрядными. К каждому из них можно обращаться как к одному двойному слову (32 разряда). К младшим 16 разрядам этих регистров можно обращаться так же, как и в 16-разрядном микропроцессоре.
В блоке сегментных регистров произошли как количественные, так и качественные изменения. К используемым в реальном режиме четырем регистрам CS, DS, SS и ES добавлены еще два: FS и GS. Хотя разрядность регистров этого блока осталась прежней (каждый по 16 бит), в формировании физического адреса оперативной памяти они используются по-другому. При работе микропроцессора в так называемом защищенном режиме они предназначаются для поиска дескриптора (описателя) сегмента в соответствующих системных таблицах, а уже в дескрипторе хранится базовый адрес и атрибуты сегмента. Формирование адреса в этом случае выполняет блок сегментации диспетчера памяти.
Если помимо сегментов память разбита еще и на страницы, то окончательное вычисление физических адресов выполняет блок управления страницами.
Начиная с микропроцессора I486, в состав кристалла микропроцессора входит блок обработки чисел с плавающей запятой, включающий в себя восемь 80-разрядных регистров для представления знаков, мантисс и порядков таких чисел.
На кристалле микропроцессора располагается также внутренняя кэш-память, которая представляет собой особым образом организованную быстродействующую буферную память, предназначенную для хранения наиболее часто используемой информации (команд и данных). В различных моделях микропроцессоров объем кэш-памяти составляет от 8 Кбайт до 512 Кбайт.
Микропроцессор на аппаратном уровне поддерживает мультипрограммный режим работы ЭВМ, то есть возможность иметь в памяти одновременно несколько готовых к выполнению программ, запуск которых осуществляется операционной системой в соответствии с алгоритмами ее функционирования либо в зависимости от особых ситуаций, складывающихся в работе внешних устройств.
С этой возможностью неразрывно связаны средства защиты памяти, которые обеспечивают контроль над неразрешенными взаимодействиями между отдельными программами. Они включают в себя защиту при управлении памятью и защиту по привилегиям.
Главные особенности расширенного формата команды - возможность использовать любой из регистров общего назначения в любом из режимов адресации, а также добавление еще одного режима адресации - относительного базового индексного с масштабированием. При этом эффективный адрес формируется следующим образом:
ЭА = (base) + (index) · scale + disp,
где (base) - значение базового регистра; (index) - значение индексного регистра; scale - величина масштабного множителя (scale = 1,2,3,4); disp - значение смещения, закодированного в самой команде.
Отметим, что в 32-разрядной архитектуре эффективный адрес обычно называют смещением (offset), в то же время отличая его от смещения, кодируемого в самой команде (displacement).

[ Cкачайте файл, чтобы посмотреть картинку ]


11. Лекция: Конвейерная организация работы процессора

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматривается конвейерная организация работы идеального микропроцессора, сравнение производительности его работы с последовательной обработкой команд, типы и причины конфликтов в конвейере и пути уменьшения их влияния на работу микропроцессора.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Оценка производительности идеального конвейера
Выполнение каждой команды складывается из ряда последовательных этапов (шагов, стадий), суть которых не меняется от команды к команде. С целью увеличения быстродействия процессора и максимального использования всех его возможностей в современных микропроцессорах используется конвейерный принцип обработки информации. Этот принцип подразумевает, что в каждый момент времени процессор работает над различными стадиями выполнения нескольких команд, причем на выполнение каждой стадии выделяются отдельные аппаратные ресурсы. По очередному тактовому импульсу каждая команда в конвейере продвигается на следующую стадию обработки, выполненная команда покидает конвейер, а новая поступает в него.
В различных процессорах количество и суть этапов различаются. Рассмотрим принципы конвейерной обработки информации на примере пятиступенчатого конвейера, в котором выполнение команды складывается из следующих этапов:
IF (Instruction Fetch) - считывание команды в процессор;
ID (Instruction Decoding) - декодирование команды;
OR (Operand Reading) - считывание операндов;
EX (Executing) - выполнение команды;
WB (Write Back) - запись результата.
Выполнение команд в таком конвейере представлено в [ Cкачайте файл, чтобы посмотреть ссылку ].
Так как в каждом такте могут выполняться различные стадии обработки команд, то длительность такта выбирается исходя из максимального времени выполнения всех стадий. Кроме того, следует учитывать, что для передачи команды с одной стадии на другую требуется определенное дополнительное время (
·t), связанное с записью промежуточных результатов обработки в буферные регистры.
Таблица 11.1.

Команда
Такт


1
2
3
4
5
6
7
8
9

i
IF
ID
OR
EX
WB





i+1

IF
ID
OR
EX
WB




i+2


IF
ID
OR
EX
WB



i+3



IF
ID
OR
EX
WB


i+4




IF
ID
OR
EX
WB

Пусть для выполнения отдельных стадий обработки требуются следующие затраты времени (в некоторых условных единицах):
TIF = 20, TID = 15, TOR = 20, TEX = 25, TWB = 20.
Тогда, предполагая, что дополнительные расходы времени составляют dt = 5 единиц, получим время такта:
T = max {TIF, TID, TOR, TEX, TWB} +
·t = 30.
Оценим время выполнения одной команды и некоторой группы команд при последовательной и конвейерной обработке.
При последовательной обработке время выполнения N команд составит:
Tпосл = N*(TIF + TID + TOR + TEX + TWB) = 100N.
Анализ [ Cкачайте файл, чтобы посмотреть ссылку ] показывает, что при конвейерной обработке после того, как получен результат выполнения первой команды, результат очередной команды появляется в следующем такте работы процессора. Следовательно,
Tконв = 5T + (N-1) * T.
Примеры длительности выполнения некоторого количества команд при последовательной и конвейерной обработке приведены в [ Cкачайте файл, чтобы посмотреть ссылку ].
Таблица 11.2.

Количество команд
Время


при последовательном выполнении
при конвейерном выполнении








1
100
150








2
200
240








10
1000
420








100
10000
3120








Очевидно, что при достаточно длительной работе конвейера его быстродействие будет существенно превышать быстродействие, достигаемое при последовательной обработке команд. Это увеличение будет тем больше, чем меньше длительность такта конвейера и чем больше количество выполненных команд. Сокращение длительности такта достигается, в частности, разбиением выполнения команды на большое число этапов, каждый из которых включает в себя относительно простые операции и поэтому может выполняться за короткий промежуток времени. Так, если в микропроцессоре Pentium длина конвейера составляла 5 ступеней (при максимальной тактовой частоте 200 МГц), то в Pentium-4 - уже 20 ступеней (при максимальной тактовой частоте на сегодняшний день 3,4 ГГц).


Конфликты в конвейере и способы минимизации их влияния на производительность процессора
Значительное преимущество конвейерной обработки перед последовательной имеет место в идеальном конвейере, в котором отсутствуют конфликты и все команды выполняются друг за другом без перезагрузки конвейера. Наличие конфликтов снижает реальную производительность конвейера по сравнению с идеальным случаем.
Конфликты - это такие ситуации в конвейерной обработке, которые препятствуют выполнению очередной команды в предназначенном для нее такте.
Конфликты делятся на три группы:
структурные,
по управлению,
по данным.
Структурные конфликты возникают в том случае, когда аппаратные средства процессора не могут поддерживать все возможные комбинации команд в режиме одновременного выполнения с совмещением.
Причины структурных конфликтов.
Не полностью конвейерная структура процессора, при которой некоторые ступени отдельных команд выполняются более одного такта.
Пусть этап выполнения команды i+1 занимает 3 такта. Тогда диаграмма работы конвейера будет иметь вид, представленный в [ Cкачайте файл, чтобы посмотреть ссылку ].
Таблица 11.3.

Команда
Такт


1
2
3
4
5
6
7
8
9

i
IF
ID
OR
EX
WB






i+1

IF
ID
OR
EX
EX
EX
WB



i+2


IF
ID
OR
O
O
EX
WB


i+3



IF
ID
OR
O
O
EX


i+4




IF
ID
OR
O
O


При этом в работе конвейера возникают так называемые "пузыри" (обработка команд i+2 и следующих за ней, начиная с такта 6), которые снижают производительность процессора.
Эту ситуацию можно было бы ликвидировать двумя способами. Первый предполагает увеличение времени такта до такой величины, которая позволила бы все этапы любой команды выполнять за один такт. Однако при этом существенно снижается эффект конвейерной обработки, так как все этапы всех команд будут выполняться значительно дольше, в то время как обычно нескольких тактов требует выполнение лишь отдельных этапов очень небольшого количества команд. Второй способ предполагает использование таких аппаратных решений, которые позволили бы значительно снизить затраты времени на выполнение данного этапа (например, использовать матричные схемы умножения). Но это приведет к усложнению схемы процессора и невозможности реализации на этой БИС других, функционально более важных, узлов. Так как представленная в [ Cкачайте файл, чтобы посмотреть ссылку ] ситуация возникает при реализации команд, относительно редко встречающихся в программе, то обычно разработчики процессоров ищут компромисс между увеличением длительности такта и усложнением того или иного устройства процессора.
Недостаточное дублирование некоторых ресурсов.
Одним из типичных примеров служит конфликт из-за доступа к запоминающим устройствам. Из [ Cкачайте файл, чтобы посмотреть ссылку ] видно, что в случае, когда операнды и команды находятся в одном запоминающем устройстве, начиная с такта 3, работу конвейера придется постоянно приостанавливать, поскольку различные команды в одном и том же такте обращаются к памяти на считывание команды, выборку операнда, запись результата.
Борьба с конфликтами такого рода проводится путем увеличения количества однотипных функциональных устройств, которые могут одновременно выполнять одни и те же или схожие функции. Например, в современных микропроцессорах обычно разделяют кэш-память для хранения команд и кэш-память данных, а также используют многопортовую схему доступа к регистровой памяти, при которой к регистрам можно одновременно обращаться по одному каналу для записи, а по другому - для считывания информации. Конфликты из-за исполнительных устройств обычно сглаживаются введением в состав микропроцессора дополнительных блоков. Так, в микропроцессоре Pentium-4 предусмотрено 4 АЛУ для обработки целочисленных данных. Процессоры, имеющие в своем составе более одного конвейера, называются суперскалярными.
Недостатком суперскалярных микропроцессоров является необходимость синхронного продвижения команд в каждом из конвейеров. В [ Cкачайте файл, чтобы посмотреть ссылку ] представлена последовательность выполнения команд в микропроцессоре, имеющем два конвейера, при условии, что команде К1 требуется 3 такта на этапе EX.
Таблица 11.4.

Этап
Такт


1
2
3
4
5
6
7

IF
K1
K2
K3
K4
K5
K6
K7
K8
K7
K9
K7
K10
K11
K12

ID


K1
K2
K3
K4
K5
K6
K5
K8
K5
K9
K7
K10

OR




K1
K2
K3
K4
K3
K6
K3
K8
K5
K9

EX






K1
K2
K1
K4
K1
K6
K3
K8

WB









K2

K4
K1
K6

При этом команды будут завершаться в последовательности
К2-К4-К1-К6-...
Следовательно, для обеспечения правильной работы суперскалярного микропроцессора при возникновении затора в одном из конвейеров должны приостанавливать свою работу и другие. В противном случае может нарушиться исходный порядок завершения команд программы. Но такие приостановки существенно снижают быстродействие процессора. Разрешение этой ситуации состоит в том, чтобы дать возможность выполняться командам в одном конвейере вне зависимости от ситуации в других конвейерах. Это приводит к неупорядоченному выполнению команд. При этом команды, стоящие в программе позже, могут завершиться ранее команд, стоящих впереди. Аппаратные средства микропроцессора должны гарантировать, что результаты выполненных команд будут записаны в приемник в том порядке, в котором команды записаны в программе. Для этого в микропроцессоре результаты этапа выполнения команды обычно сохраняются в специальном буфере восстановления последовательности команд. Запись результата очередной команды из этого буфера в приемник результата проводится лишь после того, как выполнены все предшествующие команды и записаны их результаты.
Конфликты по управлению возникают при конвейеризации команд переходов и других команд, изменяющих значение счетчика команд.
Суть конфликтов этой группы наиболее удобно проиллюстрировать на примере команд условного перехода. Пусть в программе, представленной в [ Cкачайте файл, чтобы посмотреть ссылку ], команда i+1 является командой условного перехода, формирующей адрес следующей команды в зависимости от результата выполнения команды i. Команда i завершит свое выполнение в такте 5. В то же время команда условного перехода уже в такте 3 должна прочитать необходимые ей признаки, чтобы правильно сформировать адрес следующей команды. Если конвейер имеет большую глубину (например, 20 ступеней), то промежуток времени между формированием признака результата и тактом, где он анализируется, может быть еще большим. В инженерных задачах примерно каждая шестая команда является командой условного перехода, поэтому приостановки конвейера при выполнении команд переходов до определения истинного направления перехода существенно скажутся на производительности процессора.
Наиболее эффективным методом снижения потерь от конфликтов по управлению служит предсказание переходов. Суть данного метода заключается в том, что при выполнении команды условного перехода специальный блок микропроцессора определяет наиболее вероятное направление перехода, не дожидаясь формирования признаков, на основании анализа которых этот переход реализуется. Процессор начинает выбирать из памяти и выполнять команды по предсказанной ветви программы (так называемое исполнение по предположению, или "спекулятивное" исполнение). Однако так как направление перехода может быть предсказано неверно, то получаемые результаты с целью обеспечения возможности их аннулирования не записываются в память или регистры (то есть для них не выполняется этап WB), а накапливаются в специальном буфере результатов.
Если после формирования анализируемых признаков оказалось, что направление перехода выбрано верно, все полученные результаты переписываются из буфера по месту назначения, а выполнение программы продолжается в обычном порядке. Если направление перехода предсказано неверно, то буфер результатов очищается. Также очищается и конвейер, содержащий команды, находящиеся на разных этапах обработки, следующие за командой условного перехода. При этом аннулируются результаты всех уже выполненных этапов этих команд. Конвейер начинает загружаться с первой команды другой ветви программы. Так как конвейерная обработка эффективна при большом числе последовательно выполненных команд, то перезагрузка конвейера приводит к значительным потерям производительности. Поэтому вопросам эффективного предсказания направления ветвления разработчики всех микропроцессоров уделяют большое внимание.
Методы предсказания переходов делятся на статические и динамические. При использовании статических методов до выполнения программы для каждой команды условного перехода указывается направление наиболее вероятного ветвления. Это указание делается или программистом с помощью специальных средств, имеющихся в некоторых языках программирования, по опыту выполнения аналогичных программ либо результатам тестового выполнения программы, или программой-компилятором по заложенным в ней алгоритмам.
Методы динамического прогнозирования учитывают направления переходов, реализовывавшиеся этой командой при выполнении программы. Например, подсчитывается количество переходов, выполненных ранее по тому или иному направлению, и на основании этого определяется направление перехода при следующем выполнении данной команды.
В современных микропроцессорах вероятность правильного предсказания направления переходов достигает 90-95 %.
Конфликты по данным возникают в случаях, когда выполнение одной команды зависит от результата выполнения предыдущей команды.
При обсуждении этих конфликтов будем предполагать, что команда i предшествует команде j.
Существует несколько типов конфликтов по данным.
Конфликты типа RAW (Read After Write): команда j пытается прочитать операнд прежде, чем команда i запишет на это место свой результат. При этом команда j может получить некорректное старое значение операнда.
Проиллюстрируем этот тип конфликта на примере выполнения команд, представленных в [ Cкачайте файл, чтобы посмотреть ссылку ]. Пусть выполняемые команды имеют следующий вид:
i) ADD R1,R2; R1 = R1+R2
i+1=j) SUB R3,R1; R3 = R3-R1
Команда i изменит состояние регистра R1 в такте 5. Но команда i+1 должна прочитать значение операнда R1 в такте 4. Если не приняты специальные меры, то из регистра R1 будет прочитано значение, которое было в нем до выполнения команды i.
Уменьшение влияния конфликта типа RAW обеспечивается методом обхода (продвижения) данных. В этом случае результаты, полученные на выходах исполнительных устройств, помимо входов приемника результата передаются также на входы всех исполнительных устройств микропроцессора. Если устройство управления обнаруживает, что данный результат требуется одной из последующих команд в качестве операнда, то он сразу же, параллельно с записью в приемник результата, передается на вход исполнительного устройства для использования следующей командой.
Конфликты типа RAW обусловлены именно конвейерной организацией обработки команд.
Главной причиной двух других типов конфликтов по данным является возможность неупорядоченного выполнения команд в современных микропроцессорах, то есть выполнение команд не в том порядке, в котором они записаны в программе.
Конфликты типа WAR (Write After Read): команда j пытается записать результат в приемник, прежде чем он считается оттуда командой i, При этом команда i может получить некорректное новое значение операнда:
i) ADD R1,R2
i+1 =j) SUB R2,R3
Этот конфликт возникнет в случае, если команда j вследствие неупорядоченного выполнения завершится раньше, чем команда i прочитает старое содержимое регистра R2.
Конфликты типа WAW (Write After Write): команда j пытается записать результат в приемник, прежде чем в этот же приемник будет записан результат выполнения команды i, то есть запись заканчивается в неверном порядке, оставляя в приемнике результата значение, записанное командой i:
i) ADD R1,R2
. . .
j) SUB R1,R3
Устранение конфликтов по данным типов WAR и WAW достигается путем отказа от неупорядоченного исполнения команд, но чаще всего путем введения буфера восстановления последовательности команд.
Как отмечалось выше, наличие конфликтов приводит к значительному снижению производительности микропроцессора. Определенные типы конфликтов требуют приостановки конвейера. При этом останавливается выполнение всех команд, находящихся на различных стадиях обработки (до 20 ти команд в Pentium-4). Другие конфликты, например, при неверном предсказанном направлении перехода, ведут к необходимости полной перезагрузки конвейера. Потери будут тем больше, чем более длинный конвейер используется в микропроцессоре. Такая ситуация явилась одной из причин сокращения числа ступеней в микропроцессорах последних моделей. Так, в микропроцессоре Itanium конвейер содержит всего 10 ступеней. При этом его тактовая частота составляет около 1 МГц [[ Cкачайте файл, чтобы посмотреть ссылку ]]. Однако на каждой ступени выполняется больше функциональных действий, чем в Pentium-4.
12. Лекция: Организация работы мультипрограммных ЭВМ

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются основные понятия мультипрограммного режима работы ЭВМ, аппаратные и программные средства, обеспечивающие работу ЭВМ в этом режиме, показатели, характеризующие мультипрограммный режим работы, и их зависимость от коэффициента мультипрограммирования.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Основные характеристики мультипрограммного режима работы ЭВМ
Мультипрограммным режимом работы (многозадачностью) называется такой способ организации работы системы, при котором в ее памяти одновременно содержатся программы и данные для выполнения нескольких процессов обработки информации (задач) [[ Cкачайте файл, чтобы посмотреть ссылку ]]. При этом должна обеспечиваться взаимная защита программ и данных, относящихся к различным задачам, а также возможность перехода от выполнения одной задачи к другой (переключение задач).
Мультипрограммирование позволяет повысить производительность работы ЭВМ за счет более эффективного использования ее ресурсов.
Базовыми понятиями мультипрограммного режима функционирования ЭВМ являются процесс и ресурс [[ Cкачайте файл, чтобы посмотреть ссылку ]]
В строгом понимании процесс - это система действий, реализующая определенную функцию в вычислительной системе и оформленная так, что управляющая программа вычислительной системы может перераспределять ресурсы этой системы в целях обеспечения мультипрограммирования. То есть процесс - это некоторая деятельность, связанная с исполнением программы на процессоре.
Процесс может находиться в следующих состояниях:
порождение - подготавливаются условия для первого исполнения на процессоре;
активное состояние - исполнение программы на центральном процессоре;
готовность (Ready) - программа не исполняется, но для исполнения предоставлены все необходимые в текущий момент ресурсы, кроме центрального процессора;
исполнение программы на каком-либо другом устройстве компьютера, например, устройстве ввода/вывода, имеющем собственные средства управления;
ожидание (Wait) - программа не исполняется по причине занятости какого-либо ресурса;
окончание - нормальное или аварийное завершение исполнения программы, после которого процессор и другие ресурсы ей не предоставляются.
Время между порождением и окончанием процесса называется интервалом существования процесса.
Понятие ресурса строго не определено. Будем считать, что всякий потребляемый объект (независимо от формы его существования), обладающий некоторой практической ценностью для потребителя, является ресурсом [ Cкачайте файл, чтобы посмотреть ссылку ].
Ресурсы различаются по запасу выделяемых единиц ресурса и бывают в этом смысле исчерпаемыми и неисчерпаемыми. К исчерпаемым ресурсам относится, например, центральный процессор. В качестве неисчерпаемого ресурса можно представить, например, память, выделяемую программе, если рассматривать ее как совокупность всех имеющихся в компьютере запоминающих устройств. В то же время, запоминающее устройство, состоящее только из оперативной памяти с единственным трактом записи/считывания, представляет собой исчерпаемый ресурс.
Исчерпаемость ресурса, как правило, приводит к конфликтам среди потребителей этого ресурса. Для регулирования конфликтов ресурсы должны распределяться между потребителями по каким-то правилам, в наибольшей степени их удовлетворяющим.
Основные черты мультипрограммного режима:
в оперативной памяти находятся несколько пользовательских программ в состояниях активности, ожидания или готовности;
время работы процессора разделяется между программами, находящимися в памяти в состоянии готовности;
параллельно с работой процессора происходит подготовка и обмен с несколькими устройствами ввода-вывода.
Мультипрограммирование предназначено для повышения пропускной способности вычислительной системы путем более равномерной и полной загрузки всего ее оборудования, в первую очередь процессора. При этом скорость работы самого процессора и номинальная производительность ЭВМ не зависят от мультипрограммирования.
Мультипрограммный режим имеет в ЭВМ аппаратную и программную поддержку:
аппаратная:
контроллеры устройств ввода-вывода, которые могут работать параллельно с процессором;
система прерывания;
аппаратные средства системы защиты программ и данных в микропроцессоре;
и т.п.;
программная:
мультизадачная операционная система (ОС);
системные программы, управляющие работой устройств ввода-вывода и специализированных средств вычислительной системы.
Управляющая программа (ОС), реализуя мультипрограммный режим, должна распределять (в том числе динамически) ресурсы системы (время процессора, оперативную и внешнюю память, устройства ввода-вывода и т.д.) между параллельно выполняемыми программами, чтобы обеспечить увеличение пропускной способности компьютера с учетом ограничений на ресурсы и требований по срочности выполнения отдельных программ.
Производительность мультипрограммной ЭВМ оценивается количеством задач, выполненных в единицу времени (пропускная способность) и временем выполнения каждой программы Тi.
При анализе работы ЭВМ важно определить степень использования ее ресурсов. Для этого широко применяются следующие показатели:
kq - коэффициент загрузки q-го устройства;
kq=Tq/T, где Tq - время занятости устройства q за общее время T работы ЭВМ;
Lq=
·Lqi*
·ti/T - средняя длина очереди запросов к устройству q, где Lqi - длина очереди к устройству q на интервале времени
·ti и
·ti=T
Пусть работа некоторого устройства q характеризуется диаграммой, приведенной на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 12.1.  Оценка основных показателей использования аппаратных ресурсов
Тогда рассмотренные выше показатели работы этого устройства будут следующими:
kq=7/10
Lq=(0*2 + 1*1 + 0*4 + 1*1 + 1*2 + 1*1)/10 = 5/10
Помимо средней длины очереди важна также и динамика изменения текущей длины очереди.
По значениям kq, Lq и динамике изменения Lq можно определить наиболее дефицитный ресурс в системе, ее "узкое место".
Устранить "узкие места" можно или увеличением производительности соответствующего ресурса, или выбором такого набора задач, который обеспечивал бы более равномерное использование всех ресурсов (например, одни задачи более активно используют процессор (счетные задачи), другие - жесткий диск (работа с базами данных), третьи - устройства ввода-вывода).


Работа мультипрограммной ЭВМ в большой степени зависит от коэффициента мультипрограммирования (Км) - количества программ, которое может одновременно обрабатываться в мультипрограммном режиме.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 12.2.  Порядок выполнение программ в мультипрограммной ЭВМ при Км = 2
Пример выполнения программ в мультипрограммном режиме при Км=2 представлен на [ Cкачайте файл, чтобы посмотреть ссылку ]. Предполагается, что выполнение каждой программы включает следующую последовательность действий: счет1 - ввод - счет2 - вывод. Счет выполняется на процессоре (CPU), для ввода и вывода данных используются отдельные внешние устройства (IN и OUT). На графике помечены номера программ, которые в данный момент занимают тот или иной ресурс.
Таблица 12.1.

Программа
CPU1
IN
CPU2
OUT

1
2
1
4
2

2
2
2
1
3

3
4
3
3
1

4
2
2
2
2

Если построить аналогичные графики для ЭВМ, работающей с различными коэффициентами мультипрограммирования, то получим следующие сравнительные характеристики работы ЭВМ для рассматриваемого пакета программ ([ Cкачайте файл, чтобы посмотреть ссылку ]).
Таблица 12.2.

Характеристика
Км = 1
Км = 2
Км = 3

Время выполнения программы Т1
9
10
10

Время выполнения программы Т2
8
13
13

Время выполнения программы Т3
11
11
19

Время выполнения программы Т4
8
11
12

Время выполнения всех программ (Т)
36
24
22

Пропускная способность (П)
0,11
0,17
0,18

kCPU
0,56
0,83
0,91

kIN
0,22
0,33
0,36

kOUT
0,22
0,33
0,36

Под временем выполнения программы понимается время, прошедшее от начала выполнения программы или ее постановки в очередь к процессору, до ее завершения, а время выполнения всех программ определяется моментом завершения выполнения последней программы пакета.
При увеличении коэффициента мультипрограммирования изменение значений показателей эффективности зависит от того, в каком состоянии находится система: перегрузки или недогрузки. Если какие-либо ресурсы ЭВМ используются достаточно интенсивно, то добавление новой программы, активно использующей эти ресурсы, будет малоэффективным для увеличения пропускной способности ЭВМ. Очевидно, что зависимость пропускной способности (П), времени выполнения каждой программы (Тi) и времени выполнения всего пакета программ (Т) от коэффициента мультипрограммирования будет иметь вид, представленный на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 12.3.  Зависимость основных характеристик работы мультипрограммной ЭВМ от коэффициента мультипрограммирования
На изменение эффективности работы мультипрограммной ЭВМ может повлиять назначение различных приоритетов выполняемым программам. Перераспределение приоритетов может привести как к увеличению, так и к снижению пропускной способности ЭВМ. Конкретный результат зависит от характеристик выполняемых программ. В частности, если в составе мультипрограммной смеси имеется единственная программа, надолго занимающая процессор, то увеличение ее приоритета понизит, а уменьшение - повысит пропускную способность ЭВМ. Это объясняется тем, что выполнение программ, обладающих меньшим приоритетом, чем рассматриваемая, фактически блокируется из-за недоступности процессора. Аналогичная ситуация может сложиться и в отношении других совместно используемых ресурсов. Особое значение при этом имеют те из них, которые являются наиболее дефицитными, то есть имеют наибольший коэффициент загрузки и наибольшую среднюю длину очереди. Как правило, наиболее высокий приоритет назначается тем программам, которые в состоянии быстро освободить наиболее дефицитный ресурс. Такого рода проблемы решаются в рамках теории расписаний. При этом поиск решения зачастую сводится к полному перебору вариантов. Ввиду сложности полной теоретической оценки всех возможных вариантов, на практике широко используются различные эвристические алгоритмы, дающие не оптимальные, а рациональные решения.
В мультипрограммной ЭВМ ресурсы могут распределяться как на статической, так и на динамической основе. В первом случае ресурсы распределяются до момента порождения процесса и являются для него постоянными. Освобождение ресурсов, занятых каким-либо процессом, происходит только в момент окончания этого процесса. При динамическом распределении ресурсы выделяются процессу по мере его развития.
Распределение на статической основе способствует наиболее быстрому развитию процессов в системе с момента их порождения. Распределение же ресурсов на динамической основе позволяет обеспечить эффективное использование ресурсов с точки зрения минимизации их простоев.
Схема статического распределения используется в том случае, когда необходимо гарантировать выполнение процесса с момента его порождения. В качестве недостатка этого подхода следует отметить возможность длительных задержек заявок на порождение процесса с момента поступления таких заявок в систему, так как необходимо ожидать освобождения всех требуемых заявке ресурсов и только при наличии их полного состава порождать процесс. Часто распределение ресурсов с использованием исключительно статического принципа приводит фактически к однопрограммному режиму работы.
При динамическом распределении стремление уменьшить простои ресурсов приводит к увеличению сложности системы распределения ресурсов и, как следствие, к увеличению системных затрат на управление процессами. Поэтому необходим компромисс между сложностью алгоритмов планирования распределения ресурсов и эффективностью выполнения пакета задач.
Ресурсы разделяются на физические и виртуальные.
Под физическим понимают ресурс, который реально существует и при распределении его между пользователями обладает всеми присущими ему физическими характеристиками.
Виртуальный ресурс - это некая модель, которая строится на базе физического ресурса, имеет расширенные функциональные возможности по отношению к физическому ресурсу, на базе которого он создан, или обладает некоторыми дополнительными свойствами, которых физический ресурс не имеет.
Например, расширенные функциональные возможности имеет виртуальная память, представляющаяся как запоминающее устройство, имеющее больший объем, чем физическая. Дополнительные свойства имеет виртуальный процессор, одновременно обрабатывающий несколько задач.
13. Лекция: Дисциплины распределения ресурсов и основные режимы работы мультипрограммной ЭВМ

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются одноочередные и многоочередные дисциплины распределения ресурсов, а также основные режимы работы мультипрограммной ЭВМ.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Дисциплины распределения ресурсов мультипрограммной ЭВМ
Дисциплины распределения ресурсов (ДРР) - весьма важный показатель, влияющий на эффективность работы ЭВМ. Применение той или иной дисциплины распределения зависит от особенностей использования данного ресурса, критериев оценки эффективности работы системы, а также от сложности реализации данной ДРР [[ Cкачайте файл, чтобы посмотреть ссылку ]]
Одноочередные дисциплины
FIFO (First In - First Out) - первый пришел - первый обслужен ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 13.1.  Схема распределения ресурса по дисциплине FIFO
Схема доступа - очередь.
Широко используется в качестве как самостоятельной дисциплины распределения, так и составной части более сложных дисциплин.
Время нахождения в очереди длинных (то есть требующих большого времени обслуживания) и коротких запросов зависит только от момента их поступления.
LIFO (Last In - First Out) - последний пришел - первый обслужен ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 13.2.  Схема распределения ресурса по дисциплине LIFO
Схема доступа - стек.
Круговой циклический алгоритм ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 13.3.  Схема распределения ресурса по круговому циклическому алгоритму
Запрос обслуживается в течение кванта времени tk. Если за это время обслуживание не завершено, то запрос передается в конец входной очереди на дообслуживание.
Здесь короткие запросы находятся в очереди меньшее время, чем длинные.
Многоочередные дисциплины
Базовый вариант многоочередной дисциплины обслуживания представлен на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 13.4.  Схема распределения ресурса при многоочередной дисциплине обслуживания
Основа дисциплины - круговой циклический алгоритм.
Все новые запросы поступают в очередь 1.
Время, выделяемое на обслуживание любого запроса, равно длительности кванта tk. Если запрос обслужен за это время, то он покидает систему, а если нет, то по истечении выделенного кванта времени он поступает в конец очереди i+1.
На обслуживание выбирается запрос из очереди i, только если очереди 1,, i-1 пусты.
Таким образом, длинные запросы поступают сначала в очередь 1, затем постепенно доходят до очереди N и здесь обслуживаются до конца либо по дисциплине FIFO, либо по круговому циклическому алгоритму.
Модификации базового варианта многоочередной дисциплины обслуживания запросов.
Выделяемый программе квант времени на обслуживание возрастает с увеличением номера очереди обычно по правилу
tki = 2i-1 · tk
где tk - квант времени, выделяемый для программ из очереди 1.
Такая дисциплина обслуживания наиболее благоприятна коротким программам, хотя явного указания приоритетов программ здесь нет. Степень благоприятствования тем выше, чем меньше tk. Однако уменьшение длительности кванта ведет к увеличению накладных расходов, необходимых для перераспределения ресурса между программами.
Данная ДРР может работать как с относительными, так и с абсолютными приоритетами программ.
Обслуживание программ с относительными приоритетами. Заявка, входящая в систему, не вызывает прерывания обслуживаемой заявки, даже если последняя и менее приоритетна. Только после окончания обслуживания текущей заявки начинается обслуживание более приоритетной.
Обслуживание программ с абсолютными приоритетами. Если во время обслуживания программы из очереди i в очередь с большим приоритетом поступает новая программа, то после окончания текущего кванта tk обрабатываемая программа прерывается и возвращается в начало своей очереди, с тем чтобы впоследствии дообслужиться на время, недобранное до 2i-1 · tk.
Система с динамическим изменением приоритетов программ. Чтобы избежать недопустимо долгого ожидания для больших программ, приоритет делается зависимым от времени ожидания в очереди. Если ожидание превысит некоторое установленное время, программа переводится в очередь с меньшим номером.
Система со статическим указанием приоритетов программ. Считается, что продолжительность выполнения программы приблизительно пропорциональна ее длине. По крайней мере, от длины программы прямо зависит время, затрачиваемое на передачу программы между ОЗУ и внешним ЗУ при ее активизации.
Определение номера очереди, в которую поступает программа при первоначальной загрузке, осуществляется по алгоритму планирования Корбато: программа сразу поступает в очередь i = [log2 lp/ltk + 1], где lp - длина программы в байтах; ltk - число байт, которые могут быть переданы между ОЗУ и внешней памятью за время tk ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 13.5.  Схема распределения ресурса при многоочередной дисциплине обслуживания со статическим указанием приоритетов программ
Эта дисциплина позволяет сократить количество системных переключений за счет того, что программам, требующим большего времени решения, будут предоставляться достаточно большие кванты времени уже при первом занятии ими ресурса (нерационально программе, которая требует для своего решения 1 час времени, первоначально выделять квант в 1 мс).


Основные режимы работы мультипрограммной ЭВМ
Мультипрограммная ЭВМ может работать в различных режимах, использование того или иного из них определяется областью ее применения. Среди основных режимов работы мультипрограммной ЭВМ выделим следующие:
пакетный;
разделения времени;
реального времени.
Пакетный режим
Суть пакетного режима заключается в том, что ЭВМ обрабатывает предварительно сформированный пакет задач без вмешательства пользователя в процесс обработки.
Пакетный режим используется, как правило, на высокопроизводительных ЭВМ. Основное требование к организации вычислительного процесса на компьютере, работающем в пакетном режиме, - это минимизация времени решения всего пакета задач за счет эффективной загрузки оборудования ЭВМ.
При пакетном режиме основным показателем эффективности служит пропускная способность ЭВМ - число задач, выполненных в единицу времени.
Количественная оценка выигрыша при мультипрограммной работе по сравнению с однопрограммным использованием ЭВМ представляется в виде коэффициента увеличения пропускной способности:
kПС = TОПР/TМПР
где ТОПР и ТМПР - время выполнения пакета задач при однопрограммном и мультипрограммном режиме работы соответственно.
В рассмотренном в лекции 12 примере работы мультипрограммной ЭВМ kПС = 36/24 = 1,5 при Км = 2 и kПС = 36/22 [ Cкачайте файл, чтобы посмотреть картинку ]1,64 при Км = 3.
Увеличение пропускной способности ЭВМ достигается надлежащим планированием поступления задач пакета на обработку в составе мультипрограммной смеси задач, а также оптимальным назначением приоритетов задачам в этих смесях, основывающемся на представлениях разработчиков о важности учета тех или иных аспектов функционирования ЭВМ и свойств каждой задачи входного пакета.
Основные этапы обработки пакета задач:
Подготовка программ к счету. При этом каждая программа пакета может быть разработана отдельным программистом.
Передача программ и исходных данных на ЭВМ, которая будет обрабатывать их в пакетном режиме.
Формирование пакета задач из переданных программ по одному из эвристических алгоритмов.
Обработка пакета задач на мультипрограммной ЭВМ.
Особенности пакетного режима работы:
Пользователь отстранен от непосредственного доступа к ЭВМ.
Результаты работы пользователь получает через определенное (иногда достаточно большое) время одновременно для всех задач пакета.
Увеличивается время отладки программ.
Существенно возрастает пропускная способность ЭВМ по сравнению с последовательным решением задач пакета.
Таким образом, пакетный режим наиболее эффективен при обработке больших отлаженных программ.
Режим разделения времени
Назначение - обслуживание конечного числа пользователей с приемлемым для каждого пользователя временем ответа на их запросы ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 13.6.  Организация работы ЭВМ в режиме разделения времени
Основные характеристики:
Многотерминальная многопользовательская система.
Любой пользователь со своего терминала может обратиться к любым ресурсам ЭВМ.
У пользователя создается впечатление, что он один работает на ЭВМ.
Реализация.
Время работы машины разделяется на кванты tk.
Каждый квант выделяется для соответствующего терминала. Терминалы могут быть активными и пассивными: активный реально включен в обслуживание (за ним работает пользователь), пассивный - нет (квант не выделяется). После обслуживания всех терминалов последовательность квантов повторяется.
Единого способа выбора времени кванта не существует. Иногда оно выбирается по количеству команд, которое должна выполнить ЭВМ за это время.
В основе реализации режима разделения времени лежит одноочередная дисциплина обслуживания пользователей.
Режим реального времени
Этот режим работы мультипрограммных ЭВМ используется, как правило, в системах автоматического управления объектом ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 13.7.  Организация работы ЭВМ в режиме реального времени
Назначение - обеспечить выполнение задания за время, не превышающее максимально допустимого для данного задания. Большую роль играют дисциплины распределения ресурсов, особенно назначение приоритетов задачам.
Режим реального времени имеет много общего с системой разделения времени:
много терминалов - много датчиков,
много терминалов - много исполнительных устройств.
Особое внимание при построении систем реального времени уделяется вопросам обеспечения надежности функционирования системы.
14. Лекция: Система прерываний

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются основные вопросы, связанные с организацией работы ЭВМ при обработке прерываний, а также особенности системы прерываний в персональной ЭВМ.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Организация обработки прерываний в ЭВМ
Прерывание - это прекращение выполнения текущей команды или текущей последовательности команд для обработки некоторого события специальной программой - обработчиком прерывания, с последующим возвратом к выполнению прерванной программы. Событие может быть вызвано особой ситуацией, сложившейся при выполнении программы, или сигналом от внешнего устройства. Прерывание используется для быстрой реакции процессора на особые ситуации, возникающие при выполнении программы и взаимодействии с внешними устройствами.
Механизм прерывания обеспечивается соответствующими аппаратно-программными средствами компьютера.
Любая особая ситуация, вызывающая прерывание, сопровождается сигналом, называемым запросом прерывания (ЗП). Запросы прерываний от внешних устройств поступают в процессор по специальным линиям, а запросы, возникающие в процессе выполнения программы, поступают непосредственно изнутри микропроцессора. Механизмы обработки прерываний обоих типов схожи. Рассмотрим функционирование компьютера при появлении сигнала запроса прерывания, опираясь в основном на обработку аппаратных прерываний ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 14.1.  Выполнение прерывания в компьютере: tр - время реакции процессора на запрос прерывания; tс - время сохранения состояния прерываемой программы и вызова обработчика прерывания; tв - время восстановления прерванной программы
После появления сигнала запроса прерывания ЭВМ переходит к выполнению программы - обработчика прерывания. Обработчик выполняет те действия, которые необходимы в связи с возникшей особой ситуацией. Например, такой ситуацией может быть нажатие клавиши на клавиатуре компьютера. Тогда обработчик должен передать код нажатой клавиши из контроллера клавиатуры в процессор и, возможно, проанализировать этот код. По окончании работы обработчика управление передается прерванной программе.
Время реакции - это время между появлением сигнала запроса прерывания и началом выполнения прерывающей программы (обработчика прерывания) в том случае, если данное прерывание разрешено к обслуживанию.
Время реакции зависит от момента, когда процессор определяет факт наличия запроса прерывания. Опрос запросов прерываний может проводиться либо по окончании выполнения очередного этапа команды (например, считывание команды, считывание первого операнда и т.д.), либо после завершения каждой команды программы.
Первый подход обеспечивает более быструю реакцию, но при этом необходимо при переходе к обработчику прерывания сохранять большой объем информации о прерываемой программе, включающей состояние буферных регистров процессора, номера завершившегося этапа и т.д. При возврате из обработчика также необходимо выполнить большой объем работы по восстановлению состояния процессора.
Во втором случае время реакции может быть достаточно большим. Однако при переходе к обработчику прерывания требуется запоминание минимального контекста прерываемой программы (обычно это счетчик команд и регистр флагов). В настоящее время в компьютерах чаще используется распознавание запроса прерывания после завершения очередной команды.
Время реакции определяется для запроса с наивысшим приоритетом.
Глубина прерывания - максимальное число программ, которые могут прерывать друг друга. Глубина прерывания обычно совпадает с числом уровней приоритетов, распознаваемых системой прерываний. Работа системы прерываний при различной глубине прерываний (n) представлена на [ Cкачайте файл, чтобы посмотреть ссылку ]. Здесь предполагается, что с увеличением номера запроса прерывания увеличивается его приоритет.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 14.2.  Работа системы прерываний при различной глубине прерываний
Без учета времени реакции, а также времени запоминания и времени восстановления:
t11+t12=t1,
t21+t22=t2.


Прерывания делятся на аппаратные и программные [[ Cкачайте файл, чтобы посмотреть ссылку ]]
Аппаратные прерывания используются для организации взаимодействия с внешними устройствами. Запросы аппаратных прерываний поступают на специальные входы микропроцессора. Они бывают:
маскируемые, которые могут быть замаскированы программными средствами компьютера;
немаскируемые, запрос от которых таким образом замаскирован быть не может.
Программные прерывания вызываются следующими ситуациями:
особый случай, возникший при выполнении команды и препятствующий нормальному продолжению программы (переполнение, нарушение защиты памяти, отсутствие нужной страницы в оперативной памяти и т.п.);
наличие в программе специальной команды прерывания INT n, используемой обычно программистом при обращениях к специальным функциям операционной системы для ввода-вывода информации.
Каждому запросу прерывания в компьютере присваивается свой номер (тип прерывания), используемый для определения адреса обработчика прерывания.
При поступлении запроса прерывания компьютер выполняет следующую последовательность действий:
определение наиболее приоритетного незамаскированного запроса на прерывание (если одновременно поступило несколько запросов);
определение типа выбранного запроса;
сохранение текущего состояния счетчика команд и регистра флагов;
определение адреса обработчика прерывания по типу прерывания и передача управления первой команде этого обработчика;
выполнение программы - обработчика прерывания;
восстановление сохраненных значений счетчика команд и регистра флагов прерванной программы;
продолжение выполнения прерванной программы.
Этапы 1-4 выполняются аппаратными средствами ЭВМ автоматически при появлении запроса прерывания. Этап 6 также выполняется аппаратно по команде возврата из обработчика прерывания.
Задача программиста - составить программу - обработчик прерывания, которая выполняла бы действия, связанные с появлением запроса данного типа, и поместить адрес начала этой программы в специальной таблице адресов прерываний. Программа-обработчик, как правило, должна начинаться с сохранения состояния тех регистров процессора, которые будут ею изменяться, и заканчиваться восстановлением состояния этих регистров. Программа-обработчик должна завершаться специальной командой, указывающей процессору на необходимость возврата в прерванную программу.
Распознавание наличия сигналов запроса прерывания и определение наиболее приоритетного из них может проводиться различными методами. Рассмотрим один из них.
Цепочечная однотактная система определения приоритета запроса прерывания
На [ Cкачайте файл, чтобы посмотреть ссылку ] приведена схема, обеспечивающая получение номера наиболее приоритетного запроса прерывания из присутствующих в компьютере на момент подачи сигнала опроса ("дейзи-цепочка") [[ Cкачайте файл, чтобы посмотреть ссылку ]]
Данная схема используется для анализа запросов аппаратных прерываний. Приоритет запросов прерываний (ЗПi) уменьшается с уменьшением номера запроса. В тот момент, когда компьютер должен определить наличие и приоритет внешнего аппаратного прерывания (обычно после окончания выполнения каждой команды), процессор выдает сигнал опроса. Если на входе ЗП3 присутствует сигнал высокого уровня (есть запрос), то на элементе 11 формируется общий сигнал наличия запроса прерывания и дальнейшее прохождение сигнала опроса блокируется. Если ЗП3=0, то анализируется сигнал ЗП2 и так далее. На шифраторе (элемент 12) формируется номер поступившего запроса прерывания.
Этот номер передается в процессор лишь при наличии общего сигнала запроса прерывания.
Такая структура позволяет быстро анализировать наличие сигнала запроса прерывания и определять наиболее приоритетный запрос из нескольких присутствующих в данный момент. Распределение приоритетов запросов прерываний внешних устройств осуществляется путем их физической коммутации по отношению к процессору. Указание приоритетов - жесткое и не может быть программно изменено. Изменение приоритетов возможно только путем физической перекоммутации устройств.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 14.3.  Схема определения номера наиболее приоритетного запроса прерывания

[ Cкачайте файл, чтобы посмотреть картинку ]


Обработка прерываний в персональной ЭВМ
Микропроцессоры типа х86 имеют два входа запросов внешних аппаратных прерываний:
NMI - немаскируемое прерывание, используется обычно для запросов прерываний по нарушению питания;
INT - маскируемое прерывание, запрос от которого можно программным образом замаскировать путем сброса флага IF в регистре флагов.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 14.4.  Структура контроллера приоритетных прерываний
Единственный вход запроса маскируемых прерываний микропроцессора не позволяет подключить к нему напрямую сигналы запросов от большого числа различных внешних устройств, которые входят в состав современного компьютера: таймера, клавиатуры, "мыши", принтера, сетевой карты и т.д. Для их подключения к одному входу INT микропроцессора используется контроллер приоритетных прерываний ([ Cкачайте файл, чтобы посмотреть ссылку ]). Его функции:
восприятие и фиксация запросов прерываний от внешних устройств;
определение незамаскированных запросов среди поступивших запросов;
проведение арбитража: выделение наиболее приоритетного запроса из незамаскированных запросов в соответствии с установленным механизмом назначения приоритетов;
сравнение приоритета выделенного запроса с приоритетом запроса, который в данный момент может обрабатываться в микропроцессоре, формирование сигнала запроса на вход INT микропроцессора в случае, если приоритет нового запроса выше;
передача в микропроцессор по шине данных типа прерывания, выбранного в процессе арбитража, для запуска соответствующей программы - обработчика прерывания; это действие выполняется по сигналу разрешения прерывания INTA от микропроцессора, который выдается в случае, если прерывания в регистре флагов микропроцессора не замаскированы (IF=1).
Переход к соответствующему обработчику прерывания осуществляется (в реальном режиме работы микропроцессора) посредством таблицы векторов прерываний. Эта таблица ([ Cкачайте файл, чтобы посмотреть ссылку ]) располагается в самых младших адресах оперативной памяти, имеет объем 1 Кбайт и содержит значения сегментного регистра команд (CS) и указателя команд (IP) для 256 обработчиков прерываний.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 14.5.  Структура таблицы векторов прерываний
Обращение к элементам таблицы осуществляется по 8-разрядному коду - типу прерывания ([ Cкачайте файл, чтобы посмотреть ссылку ]).
Таблица 14.1.

Тип прерывания
Источник прерывания

0
Деление на 0

1
Пошаговый режим выполнения программы

2
Запрос по входу NMI

· · ·

8
Запрос по входу IRQ0 (системный таймер)

9
Запрос по входу IRQ1 (контроллер клавиатуры)

· · ·

11
Отсутствие сегмента в оперативной памяти

· · ·

255
Пользовательское прерывание

Различные источники задают тип прерывания по-разному:
программные прерывания вводят его изнутри процессора или содержат его в номере команды INT n;
аппаратные маскируемые прерывания вводят его от контроллера приоритетных прерываний по шине данных;
немаскируемому аппаратному прерыванию назначен тип 2.
15. Лекция: Система управления памятью

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются вопросы, связанные с распределением памяти, организацией виртуальной памяти на основе страничного распределения, а также сегментно-страничное представление памяти в персональной ЭВМ и методы сокращения времени адресного преобразования.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Организация распределения памяти в ЭВМ
Запоминающие устройства являются одной из основных частей любого компьютера. Их работа, как отмечалось ранее, строится по иерархическому принципу. От того, насколько рационально организовано использование памяти на каждом из уровней иерархии и взаимодействие между ЗУ различных уровней, во многом зависит эффективность работы ЭВМ.
Ключевую роль в этой иерархии играет оперативная память. Именно в ней хранятся программы во время их исполнения, именно отсюда загружаются в регистры микропроцессора исходные данные для обработки. Сюда же, как правило, передаются и окончательные результаты работы программ. Поэтому рациональное использование ОЗУ на протяжении всего времени работы ЭВМ чрезвычайно важно.
В оперативной памяти мультипрограммных ЭВМ обычно постоянно хранится ядро операционной системы. Программы ядра ОС в процессе работы ЭВМ выполняются часто, время их выполнения невелико. Остальные части операционной системы, как правило, находятся во внешней памяти, и в случае необходимости требуемые модули загружаются в оперативную память, занимая ее часть. В оставшейся части ОП хранится несколько программ, выполняемых в мультипрограммном режиме, и используемые ими данные.
Распределение памяти предполагает удовлетворение потребностей как пользователей, так и системных средств. Эти требования в большей части противоречивы.
Системные цели заключаются, прежде всего, в увеличении степени использования оперативной памяти при параллельном развитии нескольких процессов в мультипрограммном режиме, а также в реализации защиты информации при развитии этих процессов, обеспечении взаимодействия между процессами и т. д.
Требования пользователей к памяти весьма разнообразны: быстрое выполнение коротких программ, выделение оперативной памяти в размерах, превышающих физически существующую, легкость и простота взаимодействия с другими программами при использовании, например, общих процедур и т. п.
Вследствие этого распределение памяти всегда носит компромиссный характер.
Система управления памятью выполняет следующие основные функции [[ Cкачайте файл, чтобы посмотреть ссылку ]]
учет состояния свободных и уже распределенных областей памяти и модернизация этой информации всякий раз, когда в распределении памяти производятся изменения;
распределение памяти для выполнения задач (определение, какой задаче, когда и в каком количестве выделить оперативную память);
непосредственное выделение задаче оперативной памяти; если свободные области оперативной памяти отсутствуют, то предварительное их освобождение путем сохранения информации во внешней памяти.
Все доступное множество адресов элементов хранения, упорядоченное по какому-либо признаку, называют адресным пространством памяти. Физическое адресное пространство организовано просто как одномерный массив ячеек, каждой из которых присвоен свой номер, называемый физическим адресом.
В общем случае, под адресом понимают некий идентификатор, однозначно определяющий расположение элемента хранения среди прочих элементов в составе среды хранения.
Для адресации данных в физическом адресном пространстве программы используют логическую адресацию. Процессор автоматически транслирует логические адреса в физические, выдаваемые на адресную шину и воспринимаемые схемами управления (контроллерами) памяти.
Существуют две стратегии распределения оперативной памяти, как и любого ресурса: статическое и динамическое распределение.
При статическом распределении вся необходимая оперативная память выделяется процессу в момент его порождения. При этом память выделяется единым блоком необходимой длины, начало которого определяется базовым адресом. Программа пишется в адресах относительно начала блока, а физический адрес команды или операнда при выполнении программы формируется как сумма базового адреса блока и относительного адреса в блоке. Значение базового адреса устанавливается при загрузке программы в оперативную память.Так как в разных программах используются блоки разной длины, то при таком подходе возникает проблема фрагментации памяти, то есть возникают свободные участки памяти, которые невозможно без предварительного преобразования использовать для вычислительного процесса.
Проиллюстрируем это простым примером.
Пусть ОП имеет объем 10 Мбайт, а для выполнения программ A, B, C, D требуются следующие объемы памяти: A - 2 Мбайт, B - 1 Мбайт, C - 4 Мбайт, D - 4 Мбайт. Начальное распределение памяти и распределение памяти после выполнения некоторых программ представлено на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 15.1.  Статическое распределение памяти:a - начальное распределение; б - после завершения программы A;в - после завершения программы B; г - после завершения программы C
Из рисунка видно, что программа D при статическом распределении памяти может быть загружена в оперативную память лишь после завершения выполнения всех предыдущих программ, хотя необходимый для нее объем памяти существовал уже после завершения работы программы A. В то же время для улучшения показателей работы мультипрограммной ЭВМ требуется, чтобы в оперативной памяти постоянно находилось возможно большее количество программ, готовых к выполнению.
Данную проблему можно частично решить перераспределением памяти после завершения выполнения каждой программы с целью формирования единого свободного участка, который может быть выделен новой программе, поступающей на обработку (дефрагментация памяти). Однако это требует трудоемкой работы системных средств и практически не используется.


Современные системы распределения памяти опираются на две концепции: динамического использования ресурсов и виртуализации.
При динамическом распределении памяти каждой программе в начальный момент выделяется лишь часть от всей необходимой ей памяти, а остальная часть выделяется по мере возникновения реальной потребности в ней.Такой подход базируется на следующих предпосылках.
Во-первых, при каждом конкретном исполнении в зависимости от исходных данных некоторые части программы (до 25% ее длины) вообще не используются. Следует стремиться к тому, чтобы эти фрагменты кода не загружались в ОП.
Во-вторых, исполнение программы характеризуется так называемым принципом локальности ссылок. Он подразумевает, что при исполнении программы в течение некоторого относительно малого интервала времени происходит обращение к памяти в пределах ограниченного диапазона адресов (как по коду программы, так и по данным). Следовательно, на протяжении этого времени нет необходимости хранить в ОП другие блоки программы.
При этом системные средства должны отслеживать возникновение требований на обращение к тем частям программы, которые в данный момент отсутствуют в ОЗУ, выделять этой программе необходимый блок памяти и помещать туда из внешнего ЗУ требуемую часть программы. Для этого может потребоваться предварительное перемещение некоторых блоков информации из ОЗУ во внешнюю память. Данные перемещения должны быть скрыты от пользователя и в наименьшей степени замедлять работу его программы.
Перемещение блоков информации из ОЗУ во внешнюю память с целью освобождения места для новой информации происходит обычно по одному из следующих алгоритмов:
LRU (least recently used) - наиболее давно не использовавшийся;
FIFO - самый давний по пребыванию в ОЗУ;
Random - случайным образом.
Динамическое распределение памяти тесно переплетается с понятием виртуальной памяти.
Принцип виртуальной памяти предполагает, что пользователь при подготовке своей программы имеет дело не с физической ОП, действительно работающей в составе компьютера и имеющей некоторую фиксированную емкость, а с виртуальной (кажущейся) одноуровневой памятью, емкость которой равна всему адресному пространству, определяемому размером адресной шины (Lша) компьютера:
Vвирт >> Vфиз,
Vвирт = 2Lша.
Для персональной ЭВМ на основе 32-разрядных микропроцессоров
Vвирт= 232 = 4 Гбайт.
При этом, естественно, в ЭВМ должен быть обеспечен достаточный объем внешней памяти для хранения всех программ, обрабатываемых на компьютере.
Программист имеет в своем распоряжении адресное пространство, ограниченное лишь разрядностью адресной шины, независимо от общего объема оперативной памяти компьютера и объемов памяти, используемых другими программами, параллельно обрабатываемыми в мультипрограммной ЭВМ.
Виртуальная память, обеспечивая возможность программисту обращаться к очень большому объему непрерывного адресного пространства, предоставляемого в его монопольное распоряжение, обладает обычными свойствами: побайтовая адресация, время доступа, сравнимое со временем доступа к оперативной памяти.
На всех этапах подготовки программ, включая загрузку в оперативную память, программа представляется в виртуальных адресах, и лишь при выполнении машинной команды виртуальные адреса преобразуются в физические. Для каждой программы, выполняемой в мультипрограммном режиме, создается своя виртуальная память. Каждая программа использует одни и те же виртуальные адреса от нулевого до максимально большого в данной архитектуре.
Для преобразования виртуальных адресов в физические физическая и виртуальная память разбиваются на блоки фиксированной длины, называемые страницами. Объемы виртуальной и физической страниц совпадают. Страницы виртуальной и физической памяти нумеруются.
Виртуальный (логический) адрес в этом случае представляет собой номер виртуальной страницы и смещение внутри этой страницы.В свою очередь, физический адрес - это номер физической страницы и смещение в ней.
Вначале в ОП загружается первая страница программы и ей передается управление. Когда в ходе выполнения программы происходит обращение за пределы загруженной страницы, операционная система прерывает выполнение данной программы, загружает требуемую страницу в ОП, после чего передает управление прерванной программе.
Правила перевода номеров виртуальных страниц в номера физических страниц обычно задаются в виде таблицы страничного преобразования. Такие таблицы формируются системой управления памятью и модифицируются каждый раз при перераспределении памяти.
Перевод виртуальных адресов в физические проиллюстрирован на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 15.2.  Преобразование виртуального адреса в физический
Рассмотрим пример преобразования адреса виртуальной страницы в адрес физической страницы. Пусть компьютер имеет оперативную память VОЗУ=3 и адресное пространство, предполагающее разбиение на страницы объемом Vстр=1. Каждая программа, в свою очередь, разбивается на виртуальные страницы того же объема. Пусть коэффициент мультипрограммирования данной ЭВМ равен четырем, то есть на компьютере могут одновременно выполняться до четырех программ. Переключение между программами происходит через tk = 1. Время выполнения каждой страницы любой программы составляет t = 2tk. Полагаем, что страницы программ загружаются в оперативную память по мере их необходимости и, по возможности, в свободные области ОЗУ. Если вся память занята, то новая страница замещает ту, к которой дольше всего не было обращений (механизм замещения LRU). Пусть выполняемые программы имеют следующее количество страниц: VA=2, VB=1, VC=3, VD=2. Тогда таблица загрузки оперативной памяти и таблицы страничного преобразования для каждой программы будут иметь следующий вид:
Таблица 15.1.

Страница
Такты


1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16


Динамическое распределение оперативной памяти

ОЗУ 0
А0
А0
А0
D0
D0
D0
C0
C0
C0
C1
C1
C1
C1
C1
C1
C1

1

B0
B0
B0
A0
A0
A0
D0
D0
D0
D1
D1
D1
D1
D1
D1

2


C0
C0
C0
B0
B0
B0
A1
A1
A1
A1
A1
A1
C2
C2


Таблица страничного преобразования для программы A

A 0
0
0
-
-
1
1
1
-
-
-
-
-
-
-
-
-

1
-
-
-
-
-
-
-
-
2
2
2
2
2
2
-
-


Таблица страничного преобразования для программы B

B 0
-
1
1
1
-
2
2
2
-
-
-
-
-
-
-
-


Таблица страничного преобразования для программы C

С 0
-
-
2
2
2
-
0
0
0
-
-
-
-
-
-
-

1
-
-
-
-
-
-
-
-
-
0
0
0
0
0
0
0

2
-
-
-
-
-
-
-
-
-
-
-
-
-
-
2
2


Таблица страничного преобразования для программы

D 0
-
-
-
0
0
0
-
1
1
1
-
-
-
-
-
-

1
-
-
-
-
-
-
-
-
-
-
1
1
1
1
1
1

В таблице распределения оперативной памяти выделены номера активных в данном такте страниц.
В таблицах страничного преобразования прочерками отмечены ситуации, когда данная виртуальная страница отсутствует в оперативной памяти.
Если каждая страница имеет объем 1000 адресуемых ячеек, то, например, в такте 9 обращение по виртуальному адресу 1100 программы A (виртуальная страница 1, смещение в странице равно 100) приведет к обращению по физическому адресу 2100 (физическая страница 2, смещение в физической странице такое же, как и в виртуальной - 100).
Таблица страничного преобразования хранится в ОП. В связи с этим каждое обращение программы к памяти за командой или за операндом требует дополнительного обращения к оперативной памяти для страничного преобразования, что существенно снижает производительность компьютера. Для уменьшения влияния этого фактора используются различные подходы. Основной из них - метод, при котором после первого преобразования номера виртуальной страницы полученный номер физической страницы запоминается во внутренних служебных регистрах микропроцессора. При очередном обращении к памяти аппаратными средствами микропроцессора осуществляется проверка того, было ли уже обращение к данной виртуальной странице. Если было, то номер соответствующей ей физической страницы уже находится в микропроцессоре. В противном случае преобразование выполняется обычным образом с обращением к оперативной памяти. Так как программа может достаточно долго обращаться к адресам, находящимся в пределах одной страницы, такой подход существенно сокращает время на страничное преобразование.
16. Лекция: Система управления памятью в персональной ЭВМ

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются вопросы, связанные с распределением памяти, организацией виртуальной памяти на основе страничного распределения, а также сегментно-страничное представление памяти в персональной ЭВМ и методы сокращения времени адресного преобразования.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

В ЭВМ на основе 32-разрядного микропроцессора при работе в так называемом защищенном режиме, поддерживающем мультипрограммирование и обеспечивающем адресацию операндов в максимально возможном для данной архитектуры диапазоне до 232 байт, виртуальная память организуется на основе сегментно-страничного представления памяти. При этом память разбивается на сегменты переменной длины, выделяемые пользователю под размещение его программ и данных. Сегменты, в свою очередь, делятся на страницы фиксированной длины (4К = 212 байт), используемые системой управления памятью для ее виртуализации [ Cкачайте файл, чтобы посмотреть ссылку ]
Начало каждого сегмента устанавливается операционной системой через соответствующий сегментный регистр и скрыто от пользователя. Пользователь пишет свои программы в адресах относительно начала сегмента, полагая, что он располагает сегментом максимально возможной для данной архитектуры длины (232 байт). Аппаратные средства микропроцессора сначала проводят сегментное преобразование адреса, а затем - страничное.
Механизм формирования физического адреса при сегментно-страничной организации памяти показан на [ Cкачайте файл, чтобы посмотреть ссылку ]
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 16.1.  Формирование физического адреса при сегментно-страничной организация памяти в 32-разрядном микропроцессоре
Основой получения физического адреса, выдаваемого на адресную шину микропроцессора, служит логический адрес. Он состоит из двух частей: селектора, являющегося идентификатором сегмента, и смещения в сегменте.
Смещение в сегменте (32 разряда) (эффективный адрес) вычисляется по задаваемому в команде режиму адресации операнда и является виртуальным адресом операнда. При обращении к команде в качестве смещения выступает значение регистра-указателя команд.
Селектор размещается в сегментном регистре (см. [ Cкачайте файл, чтобы посмотреть ссылку ] ). Основная его часть представляет собой номер (INDEX), по которому в одной из специальных таблиц дескрипторов можно найти дескриптор (описатель) данного сегмента. Вид используемой таблицы определяется битом TI (table indicator) селектора. Селектор содержит также двухразрядное поле RPL, используемое при организации защиты памяти по привилегиям.
Дескриптор ([ Cкачайте файл, чтобы посмотреть ссылку ]) содержит сведения о сегменте. В одном из его полей содержится базовый адрес сегмента. В остальных полях записана дополнительная информация о сегменте: длина, допустимый уровень прав доступа к данному сегменту с целью защиты находящейся в нем информации, тип сегмента (сегмент кода, сегмент данных, специальный системный сегмент и т.д.) и некоторые другие атрибуты.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 16.2.  Структура дескриптора сегмента
Сумма полученного из дескриптора базового адреса сегмента и вычисленного смещения дает линейный адрес операнда, который при включенном механизме страничного преобразования представляет собой номер виртуальной страницы (старшие 20 разрядов) и смещение операнда в странице (младшие 12 разрядов линейного адреса в соответствии с объемом страницы в 4 Кбайт).
При преобразовании номера виртуальной страницы в номер физической используются следующие системные объекты: каталог таблиц страниц (КТС) и таблицы страниц (ТС). Структуры этих таблиц сходны между собой ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 16.3.  Элемент каталога таблиц страниц (таблицы страниц)
Преобразование проводится в два этапа.
Сначала по разрядам А31-А22 линейного адреса в КТС выбирается нужный элемент. Каталог таблиц страниц всегда присутствует в ОП и содержит указания по размещению таблицы страниц, относящейся к тому или иному процессу.
Элемент КТС содержит
адрес начала таблицы страниц,
бит присутствия (P) таблицы страниц в оперативной памяти,
бит разрешения чтения/записи (R/W),
бит защиты страницы (пользователь/супервизор (U/S)) и некоторые другие атрибуты.
После получения из выбранного элемента КТС начального адреса таблицы страниц происходит обращение к ТС. В выбранной таблице страниц находится элемент, номер которого определяется разрядами А21-А12 линейного адреса. Структура элемента таблицы страниц аналогична структуре элемента КТС. Элемент ТС в соответствующем поле содержит адрес начала требуемой физической страницы и другие атрибуты, аналогичные элементу КТС.
При P=0 возникает прерывание, необходимая страница подкачивается в ОП, ее адрес заносится в соответствующий элемент ТС, и команда выполняется повторно.

[ Cкачайте файл, чтобы посмотреть картинку ]


Сокращение потерь времени при использовании сегментно-страничной организации памяти в персональной ЭВМ
Преобразование логического адреса в физический при сегментно-страничной организации памяти требует, как минимум, трех обращений к системным таблицам, расположенным в оперативной памяти (таблице дескрипторов, КТС и ТС). Это может привести к существенному снижению производительности компьютера. Механизм сокращения потерь времени на такое преобразование основывается на том факте, что изменение состояния сегментных регистров производится относительно редко, например, при переключении ЭВМ на новую задачу, а новое страничное преобразование требуется лишь при выходе программы за пределы загруженной в оперативную память страницы.
При сегментном преобразовании адреса после первого считывания дескриптора из таблицы дескрипторов, расположенной в оперативной памяти (например, после изменения состояния сегментного регистра при переключении на новую задачу), он запоминается в программно-недоступных ("теневых") регистрах микропроцессора ([ Cкачайте файл, чтобы посмотреть ссылку ]). При последующих обращениях к данному сегменту используется дескриптор из "теневого" регистра без обращения к ОП. Поэтому на его вызов требуется минимальное время. Так как состояние сегментных регистров меняется относительно редко, то такой подход приводит к значительной экономии времени при сегментном преобразовании адреса.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 16.4.  Сохранение дескрипторов сегментов в &quot;теневых&quot; регистрах микропроцессора
При страничном преобразовании номера виртуальной страницы в номер физической страницы используется кэш-буфер ассоциативной трансляции (TLB), содержащий физические адреса 32-х наиболее активно используемых страниц ([ Cкачайте файл, чтобы посмотреть ссылку ]) и расположенный непосредственно в микропроцессоре.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 16.5.  Формат буфера ассоциативной трансляции адреса страницы
Номер виртуальной страницы представляет собой старшие 20 разрядов линейного адреса, полученного при сегментном преобразовании (А31 - А12). По младшим разрядам (А14 - А12) этого номера выбирается блок в буфере ассоциативной трансляции. Содержимое поля тэгов каждой из четырех строк этого блока ассоциативным образом (одновременно) сравнивается с разрядами (А31 - А15) линейного адреса. Если значения для одной из строк выбранного блока совпали, значит, номер этой виртуальной страницы уже преобразовывался в номер физической страницы и результат этого преобразования находится в найденной строке TLB. Если сравнение не было успешным, то преобразование номера виртуальной страницы в номер физической проходит обычным образом через обращения к каталогу таблиц страниц и к таблице страниц, а полученное значение заносится в TLB. При этом в поле тэгов заносятся старшие 17 разрядов линейного адреса этой страницы (A31-A15). Если нет свободной строки в блоке, определяемом разрядами А14 - А12 линейного адреса, то из блока вытесняется строка, информация в которой дольше всего не использовалась (механизм LRU).
17. Лекция: Защита памяти в мультипрограммных ЭВМ

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются требования к системе защиты информации, общие подходы к организации защиты памяти мультипрограммных ЭВМ, а также организация защиты памяти в персональной ЭВМ.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Организация защиты памяти в ЭВМ
При мультипрограммном режиме работы ЭВМ в ее памяти одновременно могут находиться несколько независимых программ. Поэтому необходимы специальные меры по предотвращению или ограничению обращений одной программы к областям памяти, используемым другими программами. Программы могут также содержать ошибки, которые, если этому не воспрепятствовать, приводят к искажению информации, принадлежащей другим программам. Последствия таких ошибок особенно опасны, если разрушению подвергнутся программы операционной системы. Другими словами, надо исключить воздействие программы пользователя на работу программ других пользователей и программ операционной системы. Следует защищать и сами программы от находящихся в них возможных ошибок.
Таким образом, средства защиты памяти должны предотвращать [ Cкачайте файл, чтобы посмотреть ссылку ]
неразрешенное взаимодействие пользователей друг с другом,
несанкционированный доступ пользователей к данным,
повреждение программ и данных из-за ошибок в программах,
намеренные попытки разрушить целостность системы,
использование информации в памяти не в соответствии с ее функциональным назначением.
Чтобы воспрепятствовать разрушению одних программ другими, достаточно защитить область памяти данной программы от попыток записи в нее со стороны других программ, а в некоторых случаях и своей программы (защита от записи), при этом допускается обращение других программ к этой области памяти для считывания данных.
В других случаях, например при ограничениях на доступ к информации, хранящейся в системе, необходимо запрещать другим программам любое обращение к некоторой области памяти как на запись, так и на считывание. Такая защита от записи и считывания помогает в отладке программы, при этом осуществляется контроль каждого случая обращения за область памяти своей программы.
Для облегчения отладки программ желательно выявлять и такие характерные ошибки в программах, как попытки использования данных вместо команд или команд вместо данных в собственной программе, хотя эти ошибки могут и не разрушать информацию (несоответствие функционального использования информации).
Если нарушается защита памяти, исполнение программы приостанавливается и вырабатывается запрос прерывания по нарушению защиты памяти.
Защита от вторжения программ в чужие области памяти может быть организована различными методами. Но при любом подходе реализация защиты не должна заметно снижать производительность компьютера и требовать слишком больших аппаратурных затрат.
Методы защиты базируются на некоторых классических подходах, которые получили свое развитие в архитектуре современных ЭВМ. К таким методам можно отнести защиту отдельных ячеек, метод граничных регистров, метод ключей защиты [ Cкачайте файл, чтобы посмотреть ссылку ].
Защита отдельных ячеек памяти организуется в ЭВМ, предназначенных для работы в системах управления, где необходимо обеспечить возможность отладки новых программ без нарушения функционирования находящихся в памяти рабочих программ, управляющих технологическим процессом. Это может быть достигнуто выделением в каждой ячейке памяти специального "разряда защиты". Установка этого разряда в "1" запрещает производить запись в данную ячейку, что обеспечивает сохранение рабочих программ. Недостаток такого подхода - большая избыточность в кодировании информации из-за излишне мелкого уровня защищаемого объекта (ячейка).
В системах с мультипрограммной обработкой целесообразно организовывать защиту на уровне блоков памяти, выделяемых программам, а не отдельных ячеек.
Метод граничных регистров ([ Cкачайте файл, чтобы посмотреть ссылку ]) заключается во введении двух граничных регистров, указывающих верхнюю и нижнюю границы области памяти, куда программа имеет право доступа.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 17.1.  Защита памяти методом граничных регистров
При каждом обращении к памяти проверяется, находится ли используемый адрес в установленных границах. При выходе за границы обращение к памяти не производится, а формируется запрос прерывания, передающий управление операционной системе. Содержание граничных регистров устанавливается операционной системой при загрузке программы в память.
Модификация этого метода заключается в том, что один регистр используется для указания адреса начала защищаемой области, а другой содержит длину этой области.
Метод граничных регистров, обладая несомненной простотой реализации, имеет и определенные недостатки. Основным из них является то, что этот метод поддерживает работу лишь с непрерывными областями памяти.
Метод ключей защиты, в отличие от предыдущего, позволяет реализовать доступ программы к областям памяти, организованным в виде отдельных модулей, не представляющих собой единый массив.
Память в логическом отношении делится на одинаковые блоки, например, страницы. Каждому блоку памяти ставится в соответствие код, называемый ключом защиты памяти, а каждой программе, принимающей участие в мультипрограммной обработке, присваивается код ключа программы. Доступ программы к данному блоку памяти для чтения и записи разрешен, если ключи совпадают (то есть данный блок памяти относится к данной программе) или один из них имеет код 0 (код 0 присваивается программам операционной системы и блокам памяти, к которым имеют доступ все программы: общие данные, совместно используемые подпрограммы и т. п.). Коды ключей защиты блоков памяти и ключей программ устанавливаются операционной системой.
В ключе защиты памяти предусматривается дополнительный разряд режима защиты. Защита действует только при попытке записи в блок, если в этом разряде стоит 0, и при любом обращении к блоку, если стоит 1. Коды ключей защиты памяти хранятся в специальной памяти ключей защиты, более быстродействующей, чем оперативная память.
Функционирование этого механизма защиты памяти поясняется схемой на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 17.2.  Защита памяти методом ключей защиты
При обращении к памяти группа старших разрядов адреса ОЗУ, соответствующая номеру блока, к которому производится обращение, используется как адрес для выборки из памяти ключей защиты кода ключа защиты, присвоенного операционной системой данному блоку. Схема анализа сравнивает ключ защиты блока памяти и ключ программы, находящийся в регистре слова состояния программы (ССП), и вырабатывает сигнал "Обращение разрешено" или сигнал "Прерывание по защите памяти". При этом учитываются значения режима обращения к ОЗУ (запись или считывание), указываемого триггером режима обращения ТгРО, и режима защиты, установленного в разряде режима обращения (РРО) ключа защиты памяти.

[ Cкачайте файл, чтобы посмотреть картинку ]


Средства защиты памяти в персональной ЭВМ
Защита памяти в персональной ЭВМ [ Cкачайте файл, чтобы посмотреть ссылку ] делится на защиту при управлении памятью и защиту по привилегиям.
Средства защиты при управлении памятью осуществляют проверку
превышения эффективным адресом длины сегмента,
прав доступа к сегменту на запись или только на чтение,
функционального назначения сегмента.
Первый механизм базируется на методе граничных регистров. При этом начальные адреса того или иного сегмента программы устанавливаются операционной системой. Для каждого сегмента фиксируется его длина. При попытке обращения по относительному адресу, превышающему длину сегмента, вырабатывается сигнал нарушения защиты памяти.
При проверке функционального назначения сегмента определяются операции, которые можно проводить над находящимися в нем данными. Так, сегмент, представляющий собой стек программы, должен допускать обращение как на запись, так и на чтение информации. К сегменту, содержащему программу, можно обращаться только на исполнение. Любое обращение на запись или чтение данных из этого сегмента будет воспринято как ошибочное. Здесь наблюдается некоторый отход от принципов Неймана в построении ЭВМ, в которых утверждается, что любая информация, находящаяся в ЗУ, функционально не разделяется на программу и данные, а ее идентификация проводится лишь на стадии применения данной информации. Очевидно, что такое развитие вызвано во многом появлением мультипрограммирования и необходимостью более внимательного рассмотрения вопросов защиты информации.
Защита по привилегиям фиксирует более тонкие ошибки, связанные, в основном, с разграничением прав доступа к той или иной информации.
В какой-то степени защиту по привилегиям можно сравнить с классическим методом ключей защиты памяти. Различным объектам (программам, сегментам памяти, запросам на обращение к памяти и к внешним устройствам), которые должны быть распознаны процессором, присваивается идентификатор, называемый уровнем привилегий. Процессор постоянно контролирует, имеет ли текущая программа достаточные привилегии, чтобы
выполнять некоторые команды,
выполнять команды ввода-вывода на том или ином внешнем устройстве,
обращаться к данным других программ,
вызывать другие программы.
На аппаратном уровне в процессоре различаются 4 уровня привилегий. Наиболее привилегированными являются программы на уровне 0.
Число программ, которые могут выполняться на более высоком уровне привилегий, уменьшается от уровня 3 к уровню 0. Программы уровня 0 действуют как ядро операционной системы. Поэтому уровни привилегий обычно изображаются в виде четырех колец защиты ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 17.3.  "Кольца защиты"
Как правило, распределение программ по кольцам защиты имеет следующий вид:
уровень 0 - ядро ОС, обеспечивающее инициализацию работы, управление доступом к памяти, защиту и ряд других жизненно важных функций, нарушение которых полностью выводит из строя процессор;
уровень 1 - основная часть программ ОС (утилиты);
уровень 2 - служебные программы ОС (драйверы, СУБД, специализированные подсистемы программирования и др.);
уровень 3 - прикладные программы пользователя.
Конкретная операционная система не обязательно должна поддерживать все четыре уровня привилегий. Так, ОС UNIX работает с двумя кольцами защиты: супервизор (уровень 0) и пользователь (уровни 1,2,3). Операционная система OS/2 поддерживает три уровня: код ОС работает в кольце 0, специальные процедуры для обращения к устройствам ввода-вывода действуют в кольце 1, а прикладные программы выполняются в кольце 3.
Простую незащищенную систему можно целиком реализовать в одном кольце 0 (в других кольцах это сделать невозможно, так как некоторые команды доступны только на этом уровне).
Уровень привилегий сегмента определяется полем DPL уровня привилегий его дескриптора. Уровень привилегий запроса к сегменту определяется уровнем привилегий RPL, закодированном в селекторе. Обращение к сегменту разрешается только тогда, когда уровень привилегий сегмента не выше уровня запроса. Обращение к программам, находящимся на более высоком уровне привилегий (например, к утилитам операционной системы из программ пользователя), возможно с помощью специальных аппаратных механизмов - шлюзов вызова.
При страничном преобразовании адреса применяется простой двухуровневый механизм защиты: пользователь (уровень 3) / супервизор (уровни 0,1,2), указываемый в поле U/S соответствующей таблицы страниц.
При сегментно-страничном преобразовании адреса сначала проверяются привилегии при доступе к сегменту, а затем - при доступе к странице. Это дает возможность установить более высокую степень защиты отдельных страниц сегмента.
18. Лекция: Ввод-вывод информации

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются вопросы взаимодействия устройств, входящих в состав ЭВМ, проблемы, возникающие при обеспечении такого взаимодействия, и пути их решения. Рассматриваются особенности программно-управлямой передачи данных между устройствами ввода-вывода и оперативной памятью, а также механизм прямого доступа к памяти. Рассматриваются основные сигналы шины ISA.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Любая ЭВМ представляет собой сложную систему, включающую в себя большое количество различных устройств. Связь устройств ЭВМ между собой осуществляется с помощью сопряжений, которые в вычислительной технике называются интерфейсами.
Интерфейс - это совокупность программных и аппаратных средств, предназначенных для передачи информации между компонентами ЭВМ и включающих в себя электронные схемы, линии, шины и сигналы адресов, данных и управления, алгоритмы передачи сигналов и правила интерпретации сигналов устройствами.
Интерфейсы характеризуются следующими параметрами [ Cкачайте файл, чтобы посмотреть ссылку ]:
пропускная способность - количество информации, которая может быть передана через интерфейс в единицу времени;
максимальная частота передачи информационных сигналов через интерфейс;
максимально допустимое расстояние между соединяемыми устройствами;
общее число проводов (линий) в интерфейсе;
информационная ширина интерфейса - число бит или байт данных, передаваемых параллельно через интерфейс.
К динамическим параметрам интерфейса относится время передачи отдельного слова и блока данных с учетом продолжительности процедур подготовки и завершения передачи.
Разработка систем ввода-вывода требует решения целого ряда проблем, среди которых выделим следующие:
необходимо обеспечить возможность реализации ЭВМ с переменным составом оборудования, в первую очередь, с различным набором устройств ввода-вывода, с тем, чтобы пользователь мог выбирать конфигурацию машины в соответствии с ее назначением, легко добавлять новые устройства и отключать те, в использовании которых он не нуждается;
для эффективного и высокопроизводительного использования оборудования компьютера следует реализовать параллельную во времени работу процессора над вычислительной частью программы и выполнение периферийными устройствами процедур ввода-вывода;
необходимо упростить для пользователя и стандартизовать программирование операций ввода-вывода, обеспечить независимость программирования ввода-вывода от особенностей того или иного периферийного устройства;
в ЭВМ должно быть обеспечено автоматическое распознавание и реакция процессора на многообразие ситуаций, возникающих в УВВ (готовность устройства, отсутствие носителя, различные нарушения нормальной работы и др.).
Главным направлением решения указанных проблем является магистрально-модульный способ построения ЭВМ [ Cкачайте файл, чтобы посмотреть ссылку ]: все устройства, составляющие компьютер, включая и микропроцессор, организуются в виде модулей, которые соединяются между собой общей магистралью. Обмен информацией по магистрали удовлетворяет требованиям некоторого общего интерфейса, установленного для магистрали данного типа. Каждый модуль подключается к магистрали посредством специальных интерфейсных схем (Иi).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 18.1.  Магистрально-модульный принцип построения ЭВМ
На интерфейсные схемы модулей возлагаются следующие задачи:
обеспечение функциональной и электрической совместимости сигналов и протоколов обмена модуля и системной магистрали;
преобразование внутреннего формата данных модуля в формат данных системной магистрали и обратно;
обеспечение восприятия единых команд обмена информацией и преобразование их в последовательность внутренних управляющих сигналов.
Эти интерфейсные схемы могут быть достаточно сложными и по своим возможностям соответствовать универсальным микропроцессорам. Такие схемы принято называть контроллерами.
Контроллеры обладают высокой степенью автономности, что позволяет обеспечить параллельную во времени работу периферийных устройств и выполнение программы обработки данных микропроцессором.
Недостатком магистрально-модульного способа организации ЭВМ является невозможность одновременного взаимодействия более двух модулей, что ставит ограничение на производительность компьютера. Поэтому этот способ, в основном, используется в ЭВМ, к характеристикам которых не предъявляется очень высоких требований, например в персональных ЭВМ.


В ЭВМ используются два основных способа организации передачи данных между памятью и периферийными устройствами: программно-управляемая передача и прямой доступ к памяти (ПДП).
Программно-управляемая передача данных осуществляется при непосредственном участии и под управлением процессора. Например, при пересылке блока данных из периферийного устройства в оперативную память процессор должен выполнить следующую последовательность шагов:
сформировать начальный адрес области обмена ОП;
занести длину передаваемого массива данных в один из внутренних регистров, который будет играть роль счетчика;
выдать команду чтения информации из УВВ; при этом на шину адреса из МП выдается адрес УВВ, на шину управления - сигнал чтения данных из УВВ, а считанные данные заносятся во внутренний регистр МП;
выдать команду записи информации в ОП; при этом на шину адреса из МП выдается адрес ячейки оперативной памяти, на шину управления - сигнал записи данных в ОП, а на шину данных выставляются данные из регистра МП, в который они были помещены при чтении из УВВ;
модифицировать регистр, содержащий адрес оперативной памяти;
уменьшить счетчик длины массива на длину переданных данных;
если переданы не все данные, то повторить шаги 3-6, в противном случае закончить обмен.
Как видно, программно-управляемый обмен ведет к нерациональному использованию мощности микропроцессора, который вынужден выполнять большое количество относительно простых операций, приостанавливая работу над основной программой. При этом действия, связанные с обращением к оперативной памяти и к периферийному устройству, обычно требуют удлиненного цикла работы микропроцессора из-за их более медленной по сравнению с микропроцессором работы, что приводит к еще более существенным потерям производительности ЭВМ.
Альтернативой программно-управляемому обмену служит прямой доступ к памяти - способ быстродействующего подключения внешнего устройства, при котором оно обращается к оперативной памяти, не прерывая работы процессора [ Cкачайте файл, чтобы посмотреть ссылку ]. Такой обмен происходит под управлением отдельного устройства - контроллера прямого доступа к памяти (КПДП).
Структура ЭВМ, имеющей в своем составе КПДП, представлена на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 18.2.  Обмен данными в режиме прямого доступа к памяти
Перед началом работы контроллер ПДП необходимо инициализировать: занести начальный адрес области ОП, с которой производится обмен, и длину передаваемого массива данных. В дальнейшем по сигналу запроса прямого доступа контроллер фактически выполняет все те действия, которые обеспечивал микропроцессор при программно-управляемой передаче.
Последовательность действий КПДП при запросе на прямой доступ к памяти со стороны устройства ввода-вывода следующая:
Принять запрос на ПДП (сигнал DRQ) от УВВ.
Сформировать запрос к МП на захват шин (сигнал HRQ).
Принять сигнал от МП (HLDA), подтверждающий факт перевода микропроцессором своих шин в третье состояние.
Сформировать сигнал, сообщающий устройству ввода-вывода о начале выполнения циклов прямого доступа к памяти (DACK).
Сформировать на шине адреса компьютера адрес ячейки памяти, предназначенной для обмена.
Выработать сигналы, обеспечивающие управление обменом (IOR, MW для передачи данных из УВВ в оперативную память и IOW, MR для передачи данных из оперативной памяти в УВВ).
Уменьшить значение в счетчике данных на длину переданных данных.
Проверить условие окончания сеанса прямого доступа (обнуление счетчика данных или снятие сигнала запроса на ПДП). Если условие окончания не выполнено, то изменить адрес в регистре текущего адреса на длину переданных данных и повторить шаги 5-8.
Прямой доступ к памяти позволяет осуществлять параллельно во времени выполнение процессором программы и обмен данными между периферийным устройством и оперативной памятью.
Обычно программно-управляемый обмен используется в ЭВМ для операций ввода-вывода отдельных байт (слов), которые выполняются быстрее, чем при ПДП, так как исключаются потери времени на инициализацию контроллера ПДП, а в качестве основного способа осуществления операций ввода-вывода используют ПДП. Например, в стандартной конфигурации персональной ЭВМ обмен между накопителями на магнитных дисках и оперативной памятью происходит в режиме прямого доступа.
Как отмечалось выше, обычно компьютер строится по магистрально-модульному принципу. При этом все составляющие его устройства объединяются общей шиной, по которой между ними происходит обмен данными, адресами, а также управляющими сигналами. В качестве примера перечислим основные линии, составляющие одну из распространенных системных магистралей - шину ISA:
A0-A23- шина адреса;
D0-D15- двунаправленная шина данных, допускает обмен как байтами, так и словами (2 байта);
CLK- шинный тактовый сигнал, синхронизирует работу процессора, ОП и УВВ;
MR- управляющий сигнал чтения из ОП;
MW- управляющий сигнал записи в ОП;
IOR- управляющий сигнал чтения из УВВ;
IOW- управляющий сигнал записи в УВВ;
IRQi- запрос прерывания от i-го источника;
DRQi- запрос прямого доступа к памяти по i-му каналу контроллера ПДП;
DACKi- разрешение прямого доступа к памяти i-му каналу контроллера ПДП;
AEN- сигнал занятости шин обменом в режиме ПДП,
READY- сигнал готовности УВВ к обмену.
Магистраль обеспечивает подключение до семи внешних устройств, работающих в режиме прямого доступа к памяти, и до 11 запросов прерываний от УВВ. Еще четыре запроса прерываний зарезервированы за устройствами, входящими в состав стандартной конфигурации ЭВМ, и на магистраль не выведены.
Хотя шина ISA имеет небольшую информационную ширину и в настоящее время используется для подключения только относительно медленных периферийных устройств, ее состав позволяет в определенной мере проследить взаимосвязь различных рассмотренных ранее устройств, составляющих ЭВМ.
Организация ЭВМ на основе общей шины является сдерживающим фактором для повышения производительности компьютера. Следует отметить, что даже при использовании прямого доступа к памяти процессор полностью не освобождается от управления операциями ввода-вывода. Он обеспечивает инициализацию контроллера ПДП, а также взаимодействует с ним по некоторым управляющим линиям. Более того, во время операции передачи данных интерфейс оказывается занятым, а связь процессора с оперативной памятью - блокированной.
Это существенно сказывается на эффективности работы ЭВМ, особенно в тех случаях, когда в вычислительной системе используется большое количество высокоскоростных внешних устройств. Для решения этой проблемы в состав высокопроизводительных компьютеров иногда включают специализированные процессоры ввода-вывода, способные полностью разгрузить основной процессор от управления операциями обмена с внешними устройствами.
Литература

[ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Учебники к курсу
Гуров В.В., Чуканов В.О. [ Cкачайте файл, чтобы посмотреть ссылку ] Интернет-университет информационных технологий - ИНТУИТ.ру, 2006
Варфоломеев В.А., Лецкий Э.К., Шамров М.И., Яковлев В.В. [ Cкачайте файл, чтобы посмотреть ссылку ] Интернет-университет информационных технологий - ИНТУИТ.ру, 2005
Богданов А.В., Корхов В.В., Мареев В.В., Станкова Е.Н. [ Cкачайте файл, чтобы посмотреть ссылку ] Интернет-университет информационных технологий - ИНТУИТ.ру, 2004
Новиков Ю.В., Скоробогатов П.К. [ Cкачайте файл, чтобы посмотреть ссылку ] Интернет-университет информационных технологий - ИНТУИТ.ру, 2006
Список литературы
Внимание! Внешние ссылки могут не работать. Пожалуйста, ищите необходимую информацию в Сети (WWW).



Аванесян Г.Р., Лёвшин В.П. Интегральные микросхемы ТТЛ, ТТЛШ: Справочник М.: Машиностроение, 1993
Атовмян И.О. Архитектура вычислительных систем М.: МИФИ, 2002
Борковский А. Англо-русский словарь по программированию и информатике (с толкованиями) М.: Русский язык, 1990
Бродин В.Б., Шагурин И.И. Микропроцессор i486.Архитектура, программирование, интерфейс М.:ДИАЛОГ-МИФИ,1993
Гуров В.В. Синтез комбинационных схем в примерах М.: МИФИ, 2001
Гуров В.В., Ленский О.Д., Соловьев Г.Н., Чуканов В.О. Архитектура, структура и организация вычислительного процесса в ЭВМ типа IBM PC М.: МИФИ, 2002. Под ред. Г.Н. Соловьева
Каган Б.М. Электронные вычислительные машины и системы М.: Энергоатомиздат, 1991
Казаринов Ю.М., Номоконов В.Н., Подклетнов Г.С. и др. Микропроцессорный комплект К1810: Структура, программирование, применение М.: Высшая школа, 1990. Под ред. Ю.М. Казаринова
Корнеев В.В., Киселев А.В. Современные микропроцессоры М.: Нолидж, 1998
Лю Ю-Чжен, Гибсон Г. Микропроцессоры семейства 8086/8088 М.:Радио и связь, 1987
Майоров С.А., Новиков Г.И. Структура электронных вычислительных машин Л.: Машиностроение, Ленингр.отд-ие, 1979
Никитин В.Д., Соловьев Г.Н. Операционнные системы М.:Мир, 1989
Савельев А.Я. Прикладная теория цифровых автоматов М.: Высшая школа, 1987
ГОСТ 15133-77. Приборы полупроводниковые, термины и определения
ГОСТ 17021-75.Микроэлектроника, термины и определения


Предметный указатель

[ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   –
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·YPERLINK "http://www.intuit.ru/department/hardware/archhard2/keywords.2.html" 14А  Б  В  Г  Д  Е  З  И  К  Л  15    [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]   

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 # 
 Ключевое слово
№ лекции (страницы)

D


 
D-триггер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
JK-триггер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
RS-триггер
[ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]   




Предметный указатель

[ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]       [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]   

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 # 
 Ключевое слово
№ лекции (страницы)

А


 
алгоритм планирования Корбато
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
АЛУ
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



Б


 
базово-индексная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
Эффективный адрес при базово-индексной адресации равен сумме содержимого базового и индексного регистров, определяемых командой:
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
безусловный переход
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
буфер ассоциативной трансляции адреса страницы
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... При страничном преобразовании номера виртуальной страницы в номер физической страницы используется кэш-буфер ассоциативной трансляции (TLB), содержащий физические адреса 32-х наиболее активно используемых страниц ([ Cкачайте файл, чтобы посмотреть ссылку ]) и расположенный непосредственно в микропроцессоре. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
быстродействие памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
Быстродействие памяти определяется продолжительностью операции обращения, то есть временем, затрачиваемым на поиск нужной информации в памяти и на ее считывание, или временем на поиск места в памяти, предназначаемого для хранения данной информации, и на ее запись:
tобр = max(tобр сч, tобр зп)
где tобр сч - быстродействие  ЗУ при считывании информации; tобр зп - быстродействие  ЗУ при записи.
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



В


 
виртуальная память
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Принцип виртуальной памяти предполагает, что пользователь при подготовке своей программы имеет дело не с физической ОП, действительно работающей в составе компьютера и имеющей некоторую фиксированную емкость, а с виртуальной (кажущейся) одноуровневой памятью, емкость которой равна всему адресному пространству, определяемому размером адресной шины (Lша) компьютера: ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
виртуальная страница
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Виртуальный ресурс - это некая модель, которая строится на базе физического ресурса, имеет расширенные функциональные возможности по отношению к физическому ресурсу, на базе которого он создан, или обладает некоторыми дополнительными свойствами, которых физический ресурс не имеет. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
время выполнения команды
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
время реакции
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Время реакции - это время между появлением сигнала запроса прерывания и началом выполнения прерывающей программы (обработчика прерывания) в том случае, если данное прерывание разрешено к обслуживанию. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Г


 
глубина прерывания
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Глубина прерывания - максимальное число программ, которые могут прерывать друг друга. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Д


 
датчик сигналов
13 LIN
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·двухступенчатый триггер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дескриптор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дефрагментация памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дешифратор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Дешифратором называется комбинационная схема, имеющая n входов и 2n выходов и преобразующая двоичный код на своих входах в унитарный код на выходах. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дизассемблер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
динамическое распределение памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... При динамическом распределении памяти каждой программе в начальный момент выделяется лишь часть от всей необходимой ей памяти, а остальная часть выделяется по мере возникновения реальной потребности в ней. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дисциплина распределения ресурсов
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



Е


 
емкость памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Емкость памяти - это максимальное количество данных, которое в ней может храниться. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



З


 
запоминающее устройство
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
Памятью ЭВМ называется совокупность устройств, служащих для запоминания, хранения и выдачи информации.
Отдельные устройства, входящие в эту совокупность, называются запоминающими устройствами (ЗУ) того или иного типа [[ Cкачайте файл, чтобы посмотреть ссылку ]].
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
запрос прерывания
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита от записи
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита от считывания
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита по привилегиям
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита при управлении памятью
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
ЗУ с последовательным доступом
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В ЗУ с последовательным доступом производится последовательный просмотр участков носителя информации, пока нужный участок не займет некоторое нужное положение напротив головок чтения/записи (например, магнитные ленты - МЛ). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
ЗУ с произвольным доступом
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В ЗУ с произвольным доступом (RAM - random access memory) время доступа не зависит от места расположения участка памяти (например, ОЗУ). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
ЗУ с прямым доступом
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В ЗУ с прямым (циклическим) доступом благодаря непрерывному вращению носителя информации (например, магнитный диск - МД) возможность обращения к некоторому участку носителя циклически повторяется. Время доступа здесь зависит от взаимного расположения этого участка и головок чтения/записи и во многом определяется скоростью вращения носителя. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



И


 
идеальный конвейер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
иерархический принцип построения памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
интерфейс
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Интерфейс - это совокупность программных и аппаратных средств, предназначенных для передачи информации между компонентами ЭВМ и включающих в себя электронные схемы, линии, шины и сигналы адресов, данных и управления, алгоритмы передачи сигналов и правила интерпретации сигналов устройствами. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



К


 
каталог таблиц страниц
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Каталог таблиц страниц всегда присутствует в ОП и содержит указания по размещению таблицы страниц, относящейся к тому или иному процессу. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
кеш-память
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Для заполнения пробела между РП и ОП по объему и времени обращения в настоящее время используется кэш-память, которая организована как более быстродействующая (и, следовательно, более дорогая) статическая оперативная память со специальным механизмом записи и считывания информации и предназначена для хранения информации, наиболее часто используемой при работе программы. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
кольцо защиты
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
команда цикла
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
комбинационная схема
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
конвейер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
контроллер приоритетных прерываний
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
контроллер прямого доступа к памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
конфликт по данным
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
косвенная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... При регистровой косвенной адресации эффективный адрес операнда находится в базовом регистре BX или одном из индексных регистров DI либо SI ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
коэффициент мультипрограммирования
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Работа мультипрограммной ЭВМ в большой степени зависит от коэффициента мультипрограммирования (Км) - количества программ, которое может одновременно обрабатываться в мультипрограммном режиме. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
круговой циклический алгоритм
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



Л


 
логический адрес
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]

·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·ВСЕ СЛОВА15      [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]       [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]   



[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]


Предметный указатель

[ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]       [ Cкачайте файл, чтобы посмотреть ссылку ]   

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 # 
 Ключевое слово
№ лекции (страницы)

М


 
магистрально-модульный принцип
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Главным направлением решения указанных проблем является магистрально-модульный способ построения ЭВМ [ Cкачайте файл, чтобы посмотреть ссылку ]: все устройства, составляющие компьютер, включая и микропроцессор, организуются в виде модулей, которые соединяются между собой общей магистралью ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
маскируемое прерывание
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
метод граничных регистров
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
метод ключей защиты
13
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
микрокоманда
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
микрооперация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Любое действие, выполняемое в операционном блоке, описывается некоторой микропрограммой и реализуется за один или несколько тактов. Элементарная функциональная операция, выполняемая за один тактовый интервал и приводимая в действие управляющим сигналом, называется микрооперацией [[ Cкачайте файл, чтобы посмотреть ссылку ]]. Например, в спроектированном АЛУ для умножения чисел в первом такте выполняются следующие микрооперации: TX=0, TY=0, RGX=|X|, RGY=|Y|, RGZ=0. Совокупность микроопераций, выполняемых в одном такте, называется микрокомандой (МК). Если все такты должны иметь одну и ту же длину, а именно это имеет место при работе компьютера, то она устанавливается по самой продолжительной микрооперации. Микрокоманды, предназначенные для выполнения некоторой функционально законченной последовательности действий, образуют микропрограмму. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
микропрограмма
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
микропрограммное устройство управления
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В микропрограммных УУ каждой команде ставится в соответствие совокупность хранимых в специальной памяти слов - микрокоманд. Каждая из микрокоманд содержит информацию о микрооперациях, подлежащих выполнению в данном такте, и указание, какое слово должно быть выбрано из памяти в следующем такте. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
мультипрограммный режим работы
[ Cкачайте файл, чтобы посмотреть ссылку ]]. При этом должна обеспечиваться взаимная защита программ и данных, относящихся к различным задачам, а также возможность перехода от выполнения одной задачи к другой (переключение задач). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Н


 
немаскируемое прерывание
13 L
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·непосредственная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Непосредственная адресация предполагает, что операнд занимает одно из полей команды и, следовательно, выбирается из оперативной памяти одновременно с ней. В зависимости от форматов обрабатываемых процессором данных непосредственный операнд может иметь длину 8 или 16 бит, что в дальнейшем будем обозначать data8 и data16 соответственно. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



О


 
ОЗУ
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Оперативная память - устройство, которое служит для хранения информации (программ, исходных данных, промежуточных и конечных результатов обработки), непосредственно используемой в ходе выполнения программы в процессоре. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
относительная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
При регистровой относительной адресацииэффективный адрес равен сумме содержимого базового или индексного регистра и смещения:
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
относительная базово-индексная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
Наиболее сложен механизм относительной базово-индексной адресации. Эффективный адрес в этом случае равен сумме 8- или 16-разрядного смещения и базово-индексного адреса:
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
очередь
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



П


 
пакетный режим
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
память микропрограмм
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
постбайт
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Второй байт команды, называемый постбайтом, определяет операнды, участвующие в операции. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
прерывание
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Прерывание - это прекращение выполнения текущей команды или текущей последовательности команд для обработки некоторого события специальной программой - обработчиком прерывания, с последующим возвратом к выполнению прерванной программы ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
приоритет запросов прерываний
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
приоритет программы
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
программно-управляемая передача
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Программно-управляемая передача данных осуществляется при непосредственном участии и под управлением процессора. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
пропускная способность
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
процесс
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В строгом понимании процесс - это система действий, реализующая определенную функцию в вычислительной системе и оформленная так, что управляющая программа вычислительной системы может перераспределять ресурсы этой системы в целях обеспечения мультипрограммирования. То есть процесс - это некоторая деятельность, связанная с исполнением программы на процессоре. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
прямая адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Прямая адресация предполагает, что эффективный адрес является частью команды. Так как ЭА состоит из 16 разрядов, то и соответствующее поле команды должно иметь такую же длину. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
прямая регистровая адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
прямой доступ к памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Альтернативой программно-управляемому обмену служит прямой доступ к памяти - способ быстродействующего подключения внешнего устройства, при котором оно обращается к оперативной памяти, не прерывая работы процессора [ Cкачайте файл, чтобы посмотреть ссылку ]. Такой обмен происходит под управлением отдельного устройства - контроллера прямого доступа к памяти (КПДП). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Р


 
регистровая память
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... регистровая память - набор регистров, входящих непосредственно в состав микропроцессора (центрального процессора - CPU). Регистры CPU программно доступны и хранят информацию, наиболее часто используемую при выполнении программы: промежуточные результаты, составные части адресов, счетчики циклов и т.д. Регистровая память имеет относительно небольшой объем (до нескольких десятков машинных слов). РП работает на частоте процессора, поэтому время доступа к ней минимально. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
регистр сдвига
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
регистр хранения
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Регистр – внутреннее запоминающее устройство процессора или внешнего устройства, предназначенное для временного хранения обрабатываемой или управляющей информации [ Cкачайте файл, чтобы посмотреть ссылку ]. Регистры представляют собой совокупность триггеров, количество которых равняется разрядности регистра, и вспомогательных схем, обеспечивающих выполнение некоторых элементарных операций. Набор этих операций, в зависимости от функционального назначения регистра, может включать в себя одновременную установку всех разрядов регистра в "0", параллельную или последовательную загрузку регистра, сдвиг содержимого регистра влево или вправо на требуемое число разрядов, управляемую выдачу информации из регистра (обычно используется при работе нескольких схем на общую шину данных) и т.д. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
режим адресации
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), –
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·режим разделения времени
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
режим реального времени
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
ресурс
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Будем считать, что всякий потребляемый объект (независимо от формы его существования), обладающий некоторой практической ценностью для потребителя, является ресурсом [ Cкачайте файл, чтобы посмотреть ссылку ]. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



С


 
сегмент
13 LINK
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·сегментный регистр
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
селектор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Основой получения физического адреса, выдаваемого на адресную шину микропроцессора, служит логический адрес. Он состоит из двух частей: селектора, являющегося идентификатором сегмента, и смещения в сегменте. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
символическая запись команды
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
статическое распределение памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... При статическом распределении вся необходимая оперативная память выделяется процессу в момент его порождения. При этом память выделяется единым блоком необходимой длины, начало которого определяется базовым адресом. Программа пишется в адресах относительно начала блока, а физический адрес команды или операнда при выполнении программы формируется как сумма базового адреса блока и относительного адреса в блоке. Значение базового адреса устанавливается при загрузке программы в оперативную память. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
страница
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
страничное преобразование адреса
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Структурные конфликты возникают в том случае, когда аппаратные средства процессора не могут поддерживать все возможные комбинации команд в режиме одновременного выполнения с совмещением. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
сумматор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
схемное устройство управления
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
счетчик
[ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Т


 
таблица векторов прерываний
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
таблица страниц
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
такт конвейера
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Триггер – электронная схема, обладающая двумя устойчивыми состояниями. Переход из одного устойчивого состояния в другое происходит скачкообразно под воздействием управляющих сигналов. При этом также скачкообразно изменяется уровень напряжения на выходе триггера [ Cкачайте файл, чтобы посмотреть ссылку ]. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



[ Cкачайте файл, чтобы посмотреть картинку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]       [ Cкачайте файл, чтобы посмотреть ссылку ]   




Предметный указатель

[ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]      

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 # 
 Ключевое слово
№ лекции (страницы)

У


 
умножение в прямом коде
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
уровень привилегий
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Различным объектам (программам, сегментам памяти, запросам на обращение к памяти и к внешним устройствам), которые должны быть распознаны процессором, присваивается идентификатор, называемый уровнем привилегий. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
условный переход
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Для реализации любой команды необходимо на соответствующие управляющие входы любого устройства компьютера подать определенным образом распределенную во времени последовательность управляющих сигналов. Часть цифрового вычислительного устройства, предназначенная для выработки этой последовательности, называется устройством управления. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Ф


 
физическая страница
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... 20-разрядный адрес, который получается сложением эффективного адреса и увеличенного в 16 раз значения соответствующего сегментного регистра, называется физическим адресом (ФА). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
физический ресурс
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Под физическим понимают ресурс, который реально существует и при распределении его между пользователями обладает всеми присущими ему физическими характеристиками. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
формат команды
[ Cкачайте файл, чтобы посмотреть ссылку ] (13 LI
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·Ш


 
шина ISA
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
шифратор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Шифратор – схема, имеющая 2n входов и n выходов, функции которой во многом противоположны функции дешифратора ([ Cкачайте файл, чтобы посмотреть ссылку ]). Эта комбинационная схема в соответствии с унитарным кодом на своих входах формирует позиционный код на выходе ([ Cкачайте файл, чтобы посмотреть ссылку ]). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Э


 
этапы выполнения команды
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
эффективный адрес
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]




[ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]    [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]      




Предметный указатель

[ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]     

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 # 
 Ключевое слово
№ лекции (страницы)

D


 
D-триггер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
RS-триггер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



А


 
алгоритм планирования Корбато
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
АЛУ
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



Б


 
базово-индексная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
Эффективный адрес при базово-индексной адресации равен сумме содержимого базового и индексного регистров, определяемых командой:
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
безусловный переход
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
буфер ассоциативной трансляции адреса страницы
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... При страничном преобразовании номера виртуальной страницы в номер физической страницы используется кэш-буфер ассоциативной трансляции (TLB), содержащий физические адреса 32-х наиболее активно используемых страниц ([ Cкачайте файл, чтобы посмотреть ссылку ]) и расположенный непосредственно в микропроцессоре. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
быстродействие памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
Быстродействие памяти определяется продолжительностью операции обращения, то есть временем, затрачиваемым на поиск нужной информации в памяти и на ее считывание, или временем на поиск места в памяти, предназначаемого для хранения данной информации, и на ее запись:
tобр = max(tобр сч, tобр зп)
где tобр сч - быстродействие  ЗУ при считывании информации; tобр зп - быстродействие  ЗУ при записи.
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



В


 
виртуальная память
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Принцип виртуальной памяти предполагает, что пользователь при подготовке своей программы имеет дело не с физической ОП, действительно работающей в составе компьютера и имеющей некоторую фиксированную емкость, а с виртуальной (кажущейся) одноуровневой памятью, емкость которой равна всему адресному пространству, определяемому размером адресной шины (Lша) компьютера: ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
виртуальная страница
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Виртуальный ресурс - это некая модель, которая строится на базе физического ресурса, имеет расширенные функциональные возможности по отношению к физическому ресурсу, на базе которого он создан, или обладает некоторыми дополнительными свойствами, которых физический ресурс не имеет. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
время выполнения команды
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
время реакции
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Время реакции - это время между появлением сигнала запроса прерывания и началом выполнения прерывающей программы (обработчика прерывания) в том случае, если данное прерывание разрешено к обслуживанию. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Г


 
глубина прерывания
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Глубина прерывания - максимальное число программ, которые могут прерывать друг друга. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Д


 
датчик сигналов
13 LIN
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·двухступенчатый триггер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дескриптор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дефрагментация памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дешифратор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Дешифратором называется комбинационная схема, имеющая n входов и 2n выходов и преобразующая двоичный код на своих входах в унитарный код на выходах. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дизассемблер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
динамическое распределение памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... При динамическом распределении памяти каждой программе в начальный момент выделяется лишь часть от всей необходимой ей памяти, а остальная часть выделяется по мере возникновения реальной потребности в ней. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дисциплина распределения ресурсов
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



Е


 
емкость памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Емкость памяти - это максимальное количество данных, которое в ней может храниться. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



З


 
запоминающее устройство
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
Памятью ЭВМ называется совокупность устройств, служащих для запоминания, хранения и выдачи информации.
Отдельные устройства, входящие в эту совокупность, называются запоминающими устройствами (ЗУ) того или иного типа [[ Cкачайте файл, чтобы посмотреть ссылку ]].
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
запрос прерывания
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита от записи
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита от считывания
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита по привилегиям
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита при управлении памятью
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
ЗУ с последовательным доступом
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В ЗУ с последовательным доступом производится последовательный просмотр участков носителя информации, пока нужный участок не займет некоторое нужное положение напротив головок чтения/записи (например, магнитные ленты - МЛ). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
ЗУ с произвольным доступом
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В ЗУ с произвольным доступом (RAM - random access memory) время доступа не зависит от места расположения участка памяти (например, ОЗУ). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
ЗУ с прямым доступом
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В ЗУ с прямым (циклическим) доступом благодаря непрерывному вращению носителя информации (например, магнитный диск - МД) возможность обращения к некоторому участку носителя циклически повторяется. Время доступа здесь зависит от взаимного расположения этого участка и головок чтения/записи и во многом определяется скоростью вращения носителя. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



И


 
идеальный конвейер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
иерархический принцип построения памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
интерфейс
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Интерфейс - это совокупность программных и аппаратных средств, предназначенных для передачи информации между компонентами ЭВМ и включающих в себя электронные схемы, линии, шины и сигналы адресов, данных и управления, алгоритмы передачи сигналов и правила интерпретации сигналов устройствами. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



К


 
каталог таблиц страниц
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Каталог таблиц страниц всегда присутствует в ОП и содержит указания по размещению таблицы страниц, относящейся к тому или иному процессу. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
кеш-память
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Для заполнения пробела между РП и ОП по объему и времени обращения в настоящее время используется кэш-память, которая организована как более быстродействующая (и, следовательно, более дорогая) статическая оперативная память со специальным механизмом записи и считывания информации и предназначена для хранения информации, наиболее часто используемой при работе программы. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
кольцо защиты
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
команда цикла
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
комбинационная схема
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
конвейер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
контроллер приоритетных прерываний
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
контроллер прямого доступа к памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
конфликт по данным
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
косвенная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... При регистровой косвенной адресации эффективный адрес операнда находится в базовом регистре BX или одном из индексных регистров DI либо SI ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
коэффициент мультипрограммирования
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Работа мультипрограммной ЭВМ в большой степени зависит от коэффициента мультипрограммирования (Км) - количества программ, которое может одновременно обрабатываться в мультипрограммном режиме. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
круговой циклический алгоритм
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



Л


 
логический адрес
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



М


 
магистрально-модульный принцип
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Главным направлением решения указанных проблем является магистрально-модульный способ построения ЭВМ [ Cкачайте файл, чтобы посмотреть ссылку ]: все устройства, составляющие компьютер, включая и микропроцессор, организуются в виде модулей, которые соединяются между собой общей магистралью ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
маскируемое прерывание
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
метод граничных регистров
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
метод ключей защиты
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
микрокоманда
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
микрооперация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Любое действие, выполняемое в операционном блоке, описывается некоторой микропрограммой и реализуется за один или несколько тактов. Элементарная функциональная операция, выполняемая за один тактовый интервал и приводимая в действие управляющим сигналом, называется микрооперацией [[ Cкачайте файл, чтобы посмотреть ссылку ]]. Например, в спроектированном АЛУ для умножения чисел в первом такте выполняются следующие микрооперации: TX=0, TY=0, RGX=|X|, RGY=|Y|, RGZ=0. Совокупность микроопераций, выполняемых в одном такте, называется микрокомандой (МК). Если все такты должны иметь одну и ту же длину, а именно это имеет место при работе компьютера, то она устанавливается по самой продолжительной микрооперации. Микрокоманды, предназначенные для выполнения некоторой функционально законченной последовательности действий, образуют микропрограмму. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
микропрограмма
13 HY
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·микропрограммное устройство управления
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В микропрограммных УУ каждой команде ставится в соответствие совокупность хранимых в специальной памяти слов - микрокоманд. Каждая из микрокоманд содержит информацию о микрооперациях, подлежащих выполнению в данном такте, и указание, какое слово должно быть выбрано из памяти в следующем такте. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
мультипрограммный режим работы
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Мультипрограммным режимом работы (многозадачностью) называется такой способ организации работы системы, при котором в ее памяти одновременно содержатся программы и данные для выполнения нескольких процессов обработки информации (задач) [[ Cкачайте файл, чтобы посмотреть ссылку ]]. При этом должна обеспечиваться взаимная защита программ и данных, относящихся к различным задачам, а также возможность перехода от выполнения одной задачи к другой (переключение задач). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Н


 
немаскируемое прерывание
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
непосредственная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Непосредственная адресация предполагает, что операнд занимает одно из полей команды и, следовательно, выбирается из оперативной памяти одновременно с ней. В зависимости от форматов обрабатываемых процессором данных непосредственный операнд может иметь длину 8 или 16 бит, что в дальнейшем будем обозначать data8 и data16 соответственно. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



О


 
ОЗУ
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Оперативная память - устройство, которое служит для хранения информации (программ, исходных данных, промежуточных и конечных результатов обработки), непосредственно используемой в ходе выполнения программы в процессоре. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
относительная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
При регистровой относительной адресацииэффективный адрес равен сумме содержимого базового или индексного регистра и смещения:
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
относительная базово-индексная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
Наиболее сложен механизм относительной базово-индексной адресации. Эффективный адрес в этом случае равен сумме 8- или 16-разрядного смещения и базово-индексного адреса:
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
очередь
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



П


 
пакетный режим
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
память микропрограмм
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
постбайт
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Второй байт команды, называемый постбайтом, определяет операнды, участвующие в операции. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
прерывание
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Прерывание - это прекращение выполнения текущей команды или текущей последовательности команд для обработки некоторого события специальной программой - обработчиком прерывания, с последующим возвратом к выполнению прерванной программы ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
приоритет запросов прерываний
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
приоритет программы
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
программно-управляемая передача
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Программно-управляемая передача данных осуществляется при непосредственном участии и под управлением процессора. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
пропускная способность
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
процесс
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В строгом понимании процесс - это система действий, реализующая определенную функцию в вычислительной системе и оформленная так, что управляющая программа вычислительной системы может перераспределять ресурсы этой системы в целях обеспечения мультипрограммирования. То есть процесс - это некоторая деятельность, связанная с исполнением программы на процессоре. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
прямая адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Прямая адресация предполагает, что эффективный адрес является частью команды. Так как ЭА состоит из 16 разрядов, то и соответствующее поле команды должно иметь такую же длину. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
прямая регистровая адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
прямой доступ к памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Альтернативой программно-управляемому обмену служит прямой доступ к памяти - способ быстродействующего подключения внешнего устройства, при котором оно обращается к оперативной памяти, не прерывая работы процессора [ Cкачайте файл, чтобы посмотреть ссылку ]. Такой обмен происходит под управлением отдельного устройства - контроллера прямого доступа к памяти (КПДП). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Р


 
регистровая память
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... регистровая память - набор регистров, входящих непосредственно в состав микропроцессора (центрального процессора - CPU). Регистры CPU программно доступны и хранят информацию, наиболее часто используемую при выполнении программы: промежуточные результаты, составные части адресов, счетчики циклов и т.д. Регистровая память имеет относительно небольшой объем (до нескольких десятков машинных слов). РП работает на частоте процессора, поэтому время доступа к ней минимально. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
регистр сдвига
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
регистр хранения
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Регистр – внутреннее запоминающее устройство процессора или внешнего устройства, предназначенное для временного хранения обрабатываемой или управляющей информации [ Cкачайте файл, чтобы посмотреть ссылку ]. Регистры представляют собой совокупность триггеров, количество которых равняется разрядности регистра, и вспомогательных схем, обеспечивающих выполнение некоторых элементарных операций. Набор этих операций, в зависимости от функционального назначения регистра, может включать в себя одновременную установку всех разрядов регистра в "0", параллельную или последовательную загрузку регистра, сдвиг содержимого регистра влево или вправо на требуемое число разрядов, управляемую выдачу информации из регистра (обычно используется при работе нескольких схем на общую шину данных) и т.д. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
режим адресации
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), –
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·режим разделения времени
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
режим реального времени
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
ресурс
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Будем считать, что всякий потребляемый объект (независимо от формы его существования), обладающий некоторой практической ценностью для потребителя, является ресурсом [ Cкачайте файл, чтобы посмотреть ссылку ]. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



С


 
сегмент
13 LINK
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·сегментный регистр
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
селектор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Основой получения физического адреса, выдаваемого на адресную шину микропроцессора, служит логический адрес. Он состоит из двух частей: селектора, являющегося идентификатором сегмента, и смещения в сегменте. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
символическая запись команды
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
статическое распределение памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... При статическом распределении вся необходимая оперативная память выделяется процессу в момент его порождения. При этом память выделяется единым блоком необходимой длины, начало которого определяется базовым адресом. Программа пишется в адресах относительно начала блока, а физический адрес команды или операнда при выполнении программы формируется как сумма базового адреса блока и относительного адреса в блоке. Значение базового адреса устанавливается при загрузке программы в оперативную память. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
страница
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
страничное преобразование адреса
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Структурные конфликты возникают в том случае, когда аппаратные средства процессора не могут поддерживать все возможные комбинации команд в режиме одновременного выполнения с совмещением. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
сумматор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
схемное устройство управления
[ Cкачайте файл, чтобы посмотреть ссылку ] (13 LINK
·  N P R T V ж и
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
· "http://www.intuit.ru/department/hardware/archhard2/4/1.html" 14115, [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
счетчик
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Счетчиком называется электронная схема, предназначенная для подсчета числа сигналов, поступающих на его счетный вход. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Т


 
таблица векторов прерываний
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
таблица страниц
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
такт конвейера
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
триггер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Триггер – электронная схема, обладающая двумя устойчивыми состояниями. Переход из одного устойчивого состояния в другое происходит скачкообразно под воздействием управляющих сигналов. При этом также скачкообразно изменяется уровень напряжения на выходе триггера [ Cкачайте файл, чтобы посмотреть ссылку ]. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



У


 
умножение в прямом коде
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
уровень привилегий
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Различным объектам (программам, сегментам памяти, запросам на обращение к памяти и к внешним устройствам), которые должны быть распознаны процессором, присваивается идентификатор, называемый уровнем привилегий. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
условный переход
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
устройство управления
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Для реализации любой команды необходимо на соответствующие управляющие входы любого устройства компьютера подать определенным образом распределенную во времени последовательность управляющих сигналов. Часть цифрового вычислительного устройства, предназначенная для выработки этой последовательности, называется устройством управления. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Ф


 
физическая страница
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
физический адрес
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... 20-разрядный адрес, который получается сложением эффективного адреса и увеличенного в 16 раз значения соответствующего сегментного регистра, называется физическим адресом (ФА). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
физический ресурс
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Под физическим понимают ресурс, который реально существует и при распределении его между пользователями обладает всеми присущими ему физическими характеристиками. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
формат команды
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



Ш


 
шина ISA
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
шифратор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Шифратор – схема, имеющая 2n входов и n выходов, функции которой во многом противоположны функции дешифратора ([ Cкачайте файл, чтобы посмотреть ссылку ]). Эта комбинационная схема в соответствии с унитарным кодом на своих входах формирует позиционный код на выходе ([ Cкачайте файл, чтобы посмотреть ссылку ]). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Э


 
этапы выполнения команды
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
эффективный адрес
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... 16-разрядный адрес, получаемый в блоке формирования адреса операнда на основе указанного режима адресации, называется эффективным адресом (ЭА). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]




[ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]     



[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]


Учебники к курсу
Гуров В.В., Чуканов В.О. [ Cкачайте файл, чтобы посмотреть ссылку ] Интернет-университет информационных технологий - ИНТУИТ.ру, 2006
Варфоломеев В.А., Лецкий Э.К., Шамров М.И., Яковлев В.В. [ Cкачайте файл, чтобы посмотреть ссылку ] Интернет-университет информационных технологий - ИНТУИТ.ру, 2005
Богданов А.В., Корхов В.В., Мареев В.В., Станкова Е.Н. [ Cкачайте файл, чтобы посмотреть ссылку ] Интернет-университет информационных технологий - ИНТУИТ.ру, 2004
Новиков Ю.В., Скоробогатов П.К. [ Cкачайте файл, чтобы посмотреть ссылку ] Интернет-университет информационных технологий - ИНТУИТ.ру, 2006
Список литературы
Внимание! Внешние ссылки могут не работать. Пожалуйста, ищите необходимую информацию в Сети (WWW).



Аванесян Г.Р., Лёвшин В.П. Интегральные микросхемы ТТЛ, ТТЛШ: Справочник М.: Машиностроение, 1993
Атовмян И.О. Архитектура вычислительных систем М.: МИФИ, 2002
Борковский А. Англо-русский словарь по программированию и информатике (с толкованиями) М.: Русский язык, 1990
Бродин В.Б., Шагурин И.И. Микропроцессор i486.Архитектура, программирование, интерфейс М.:ДИАЛОГ-МИФИ,1993
Гуров В.В. Синтез комбинационных схем в примерах М.: МИФИ, 2001
Гуров В.В., Ленский О.Д., Соловьев Г.Н., Чуканов В.О. Архитектура, структура и организация вычислительного процесса в ЭВМ типа IBM PC М.: МИФИ, 2002. Под ред. Г.Н. Соловьева
Каган Б.М. Электронные вычислительные машины и системы М.: Энергоатомиздат, 1991
Казаринов Ю.М., Номоконов В.Н., Подклетнов Г.С. и др. Микропроцессорный комплект К1810: Структура, программирование, применение М.: Высшая школа, 1990. Под ред. Ю.М. Казаринова
Корнеев В.В., Киселев А.В. Современные микропроцессоры М.: Нолидж, 1998
Лю Ю-Чжен, Гибсон Г. Микропроцессоры семейства 8086/8088 М.:Радио и связь, 1987
Майоров С.А., Новиков Г.И. Структура электронных вычислительных машин Л.: Машиностроение, Ленингр.отд-ие, 1979
Никитин В.Д., Соловьев Г.Н. Операционнные системы М.:Мир, 1989
Савельев А.Я. Прикладная теория цифровых автоматов М.: Высшая школа, 1987
ГОСТ 15133-77. Приборы полупроводниковые, термины и определения
ГОСТ 17021-75.Микроэлектроника, термины и определения
Архитектура и организация ЭВМ

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть ссылку ]: версия для печати

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]     

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 # 
 Ключевое слово
№ лекции (страницы)

D


 
D-триггер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



F


 
FIFO
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



J


 
JK-триггер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



L


 
LIFO
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



R


 
RAM
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
ROM
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... По типу обращения ЗУ делятся на устройства, допускающие как чтение, так и запись информации, и постоянные запоминающие устройства (ПЗУ), предназначенные только для чтения записанных в них данных (ROM - read only memory). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
RS-триггер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



А


 
алгоритм планирования Корбато
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
АЛУ
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



Б


 
базово-индексная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
Эффективный адрес при базово-индексной адресации равен сумме содержимого базового и индексного регистров, определяемых командой:
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
безусловный переход
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
буфер ассоциативной трансляции адреса страницы
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... При страничном преобразовании номера виртуальной страницы в номер физической страницы используется кэш-буфер ассоциативной трансляции (TLB), содержащий физические адреса 32-х наиболее активно используемых страниц ([ Cкачайте файл, чтобы посмотреть ссылку ]) и расположенный непосредственно в микропроцессоре. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
быстродействие памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
Быстродействие памяти определяется продолжительностью операции обращения, то есть временем, затрачиваемым на поиск нужной информации в памяти и на ее считывание, или временем на поиск места в памяти, предназначаемого для хранения данной информации, и на ее запись:
tобр = max(tобр сч, tобр зп)
где tобр сч - быстродействие  ЗУ при считывании информации; tобр зп - быстродействие  ЗУ при записи.
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



В


 
виртуальная память
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Принцип виртуальной памяти предполагает, что пользователь при подготовке своей программы имеет дело не с физической ОП, действительно работающей в составе компьютера и имеющей некоторую фиксированную емкость, а с виртуальной (кажущейся) одноуровневой памятью, емкость которой равна всему адресному пространству, определяемому размером адресной шины (Lша) компьютера: ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
виртуальная страница
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
виртуальный ресурс
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Виртуальный ресурс - это некая модель, которая строится на базе физического ресурса, имеет расширенные функциональные возможности по отношению к физическому ресурсу, на базе которого он создан, или обладает некоторыми дополнительными свойствами, которых физический ресурс не имеет. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
время выполнения команды
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
время реакции
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Время реакции - это время между появлением сигнала запроса прерывания и началом выполнения прерывающей программы (обработчика прерывания) в том случае, если данное прерывание разрешено к обслуживанию. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Г


 
глубина прерывания
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Глубина прерывания - максимальное число программ, которые могут прерывать друг друга. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Д


 
датчик сигналов
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
двухступенчатый триггер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дескриптор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дефрагментация памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дешифратор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Дешифратором называется комбинационная схема, имеющая n входов и 2n выходов и преобразующая двоичный код на своих входах в унитарный код на выходах. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дизассемблер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
динамическое распределение памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... При динамическом распределении памяти каждой программе в начальный момент выделяется лишь часть от всей необходимой ей памяти, а остальная часть выделяется по мере возникновения реальной потребности в ней. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
дисциплина распределения ресурсов
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



Е


 
емкость памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Емкость памяти - это максимальное количество данных, которое в ней может храниться. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



З


 
запоминающее устройство
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
Памятью ЭВМ называется совокупность устройств, служащих для запоминания, хранения и выдачи информации.
Отдельные устройства, входящие в эту совокупность, называются запоминающими устройствами (ЗУ) того или иного типа [[ Cкачайте файл, чтобы посмотреть ссылку ]].
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
запрос прерывания
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита от записи
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита от считывания
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита по привилегиям
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
защита при управлении памятью
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
ЗУ с последовательным доступом
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В ЗУ с последовательным доступом производится последовательный просмотр участков носителя информации, пока нужный участок не займет некоторое нужное положение напротив головок чтения/записи (например, магнитные ленты - МЛ). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
ЗУ с произвольным доступом
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В ЗУ с произвольным доступом (RAM - random access memory) время доступа не зависит от места расположения участка памяти (например, ОЗУ). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
ЗУ с прямым доступом
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В ЗУ с прямым (циклическим) доступом благодаря непрерывному вращению носителя информации (например, магнитный диск - МД) возможность обращения к некоторому участку носителя циклически повторяется. Время доступа здесь зависит от взаимного расположения этого участка и головок чтения/записи и во многом определяется скоростью вращения носителя. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



И


 
идеальный конвейер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
иерархический принцип построения памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
интерфейс
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Интерфейс - это совокупность программных и аппаратных средств, предназначенных для передачи информации между компонентами ЭВМ и включающих в себя электронные схемы, линии, шины и сигналы адресов, данных и управления, алгоритмы передачи сигналов и правила интерпретации сигналов устройствами. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



К


 
каталог таблиц страниц
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Каталог таблиц страниц всегда присутствует в ОП и содержит указания по размещению таблицы страниц, относящейся к тому или иному процессу. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
кеш-память
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Для заполнения пробела между РП и ОП по объему и времени обращения в настоящее время используется кэш-память, которая организована как более быстродействующая (и, следовательно, более дорогая) статическая оперативная память со специальным механизмом записи и считывания информации и предназначена для хранения информации, наиболее часто используемой при работе программы. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
кольцо защиты
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
команда цикла
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
комбинационная схема
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
конвейер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
контроллер приоритетных прерываний
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
контроллер прямого доступа к памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
конфликт по данным
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
конфликт по управлению
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
косвенная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... При регистровой косвенной адресации эффективный адрес операнда находится в базовом регистре BX или одном из индексных регистров DI либо SI ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
коэффициент мультипрограммирования
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Работа мультипрограммной ЭВМ в большой степени зависит от коэффициента мультипрограммирования (Км) - количества программ, которое может одновременно обрабатываться в мультипрограммном режиме. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
круговой циклический алгоритм
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



Л


 
логический адрес
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Виртуальный (логический) адрес в этом случае представляет собой номер виртуальной страницы и смещение внутри этой страницы. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



М


 
магистрально-модульный принцип
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Главным направлением решения указанных проблем является магистрально-модульный способ построения ЭВМ [ Cкачайте файл, чтобы посмотреть ссылку ]: все устройства, составляющие компьютер, включая и микропроцессор, организуются в виде модулей, которые соединяются между собой общей магистралью ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
маскируемое прерывание
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
метод граничных регистров
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
метод ключей защиты
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
микрокоманда
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
микрооперация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Любое действие, выполняемое в операционном блоке, описывается некоторой микропрограммой и реализуется за один или несколько тактов. Элементарная функциональная операция, выполняемая за один тактовый интервал и приводимая в действие управляющим сигналом, называется микрооперацией [[ Cкачайте файл, чтобы посмотреть ссылку ]]. Например, в спроектированном АЛУ для умножения чисел в первом такте выполняются следующие микрооперации: TX=0, TY=0, RGX=|X|, RGY=|Y|, RGZ=0. Совокупность микроопераций, выполняемых в одном такте, называется микрокомандой (МК). Если все такты должны иметь одну и ту же длину, а именно это имеет место при работе компьютера, то она устанавливается по самой продолжительной микрооперации. Микрокоманды, предназначенные для выполнения некоторой функционально законченной последовательности действий, образуют микропрограмму. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
микропрограмма
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
микропрограммное устройство управления
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В микропрограммных УУ каждой команде ставится в соответствие совокупность хранимых в специальной памяти слов - микрокоманд. Каждая из микрокоманд содержит информацию о микрооперациях, подлежащих выполнению в данном такте, и указание, какое слово должно быть выбрано из памяти в следующем такте. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
мультипрограммный режим работы
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Мультипрограммным режимом работы (многозадачностью) называется такой способ организации работы системы, при котором в ее памяти одновременно содержатся программы и данные для выполнения нескольких процессов обработки информации (задач) [[ Cкачайте файл, чтобы посмотреть ссылку ]]. При этом должна обеспечиваться взаимная защита программ и данных, относящихся к различным задачам, а также возможность перехода от выполнения одной задачи к другой (переключение задач). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Н


 
немаскируемое прерывание
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
непосредственная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Непосредственная адресация предполагает, что операнд занимает одно из полей команды и, следовательно, выбирается из оперативной памяти одновременно с ней. В зависимости от форматов обрабатываемых процессором данных непосредственный операнд может иметь длину 8 или 16 бит, что в дальнейшем будем обозначать data8 и data16 соответственно. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



О


 
ОЗУ
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
оперативная память
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Оперативная память - устройство, которое служит для хранения информации (программ, исходных данных, промежуточных и конечных результатов обработки), непосредственно используемой в ходе выполнения программы в процессоре. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
относительная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
При регистровой относительной адресацииэффективный адрес равен сумме содержимого базового или индексного регистра и смещения:
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
относительная базово-индексная адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
Наиболее сложен механизм относительной базово-индексной адресации. Эффективный адрес в этом случае равен сумме 8- или 16-разрядного смещения и базово-индексного адреса:
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
очередь
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



П


 
пакетный режим
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
память микропрограмм
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
постбайт
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Второй байт команды, называемый постбайтом, определяет операнды, участвующие в операции. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
прерывание
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Прерывание - это прекращение выполнения текущей команды или текущей последовательности команд для обработки некоторого события специальной программой - обработчиком прерывания, с последующим возвратом к выполнению прерванной программы ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
приоритет запросов прерываний
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
приоритет программы
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
программно-управляемая передача
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Программно-управляемая передача данных осуществляется при непосредственном участии и под управлением процессора. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
пропускная способность
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
процесс
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... В строгом понимании процесс - это система действий, реализующая определенную функцию в вычислительной системе и оформленная так, что управляющая программа вычислительной системы может перераспределять ресурсы этой системы в целях обеспечения мультипрограммирования. То есть процесс - это некоторая деятельность, связанная с исполнением программы на процессоре. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
прямая адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Прямая адресация предполагает, что эффективный адрес является частью команды. Так как ЭА состоит из 16 разрядов, то и соответствующее поле команды должно иметь такую же длину. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
прямая регистровая адресация
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
прямой доступ к памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Альтернативой программно-управляемому обмену служит прямой доступ к памяти - способ быстродействующего подключения внешнего устройства, при котором оно обращается к оперативной памяти, не прерывая работы процессора [ Cкачайте файл, чтобы посмотреть ссылку ]. Такой обмен происходит под управлением отдельного устройства - контроллера прямого доступа к памяти (КПДП). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Р


 
регистровая память
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... регистровая память - набор регистров, входящих непосредственно в состав микропроцессора (центрального процессора - CPU). Регистры CPU программно доступны и хранят информацию, наиболее часто используемую при выполнении программы: промежуточные результаты, составные части адресов, счетчики циклов и т.д. Регистровая память имеет относительно небольшой объем (до нескольких десятков машинных слов). РП работает на частоте процессора, поэтому время доступа к ней минимально. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
регистр сдвига
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
регистр хранения
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Регистр – внутреннее запоминающее устройство процессора или внешнего устройства, предназначенное для временного хранения обрабатываемой или управляющей информации [ Cкачайте файл, чтобы посмотреть ссылку ]. Регистры представляют собой совокупность триггеров, количество которых равняется разрядности регистра, и вспомогательных схем, обеспечивающих выполнение некоторых элементарных операций. Набор этих операций, в зависимости от функционального назначения регистра, может включать в себя одновременную установку всех разрядов регистра в "0", параллельную или последовательную загрузку регистра, сдвиг содержимого регистра влево или вправо на требуемое число разрядов, управляемую выдачу информации из регистра (обычно используется при работе нескольких схем на общую шину данных) и т.д. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
режим адресации
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
режим разделения времени
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
режим реального времени
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
ресурс
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Будем считать, что всякий потребляемый объект (независимо от формы его существования), обладающий некоторой практической ценностью для потребителя, является ресурсом [ Cкачайте файл, чтобы посмотреть ссылку ]. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



С


 
сегмент
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
сегментный регистр
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
селектор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Основой получения физического адреса, выдаваемого на адресную шину микропроцессора, служит логический адрес. Он состоит из двух частей: селектора, являющегося идентификатором сегмента, и смещения в сегменте. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
символическая запись команды
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
статическое распределение памяти
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... При статическом распределении вся необходимая оперативная память выделяется процессу в момент его порождения. При этом память выделяется единым блоком необходимой длины, начало которого определяется базовым адресом. Программа пишется в адресах относительно начала блока, а физический адрес команды или операнда при выполнении программы формируется как сумма базового адреса блока и относительного адреса в блоке. Значение базового адреса устанавливается при загрузке программы в оперативную память. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
страница
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
страничное преобразование адреса
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
структурный конфликт
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Структурные конфликты возникают в том случае, когда аппаратные средства процессора не могут поддерживать все возможные комбинации команд в режиме одновременного выполнения с совмещением. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
сумматор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
схемное устройство управления
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
счетчик
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Счетчиком называется электронная схема, предназначенная для подсчета числа сигналов, поступающих на его счетный вход. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Т


 
таблица векторов прерываний
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
таблица страниц
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
такт конвейера
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
триггер
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Триггер – электронная схема, обладающая двумя устойчивыми состояниями. Переход из одного устойчивого состояния в другое происходит скачкообразно под воздействием управляющих сигналов. При этом также скачкообразно изменяется уровень напряжения на выходе триггера [ Cкачайте файл, чтобы посмотреть ссылку ]. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



У


 
умножение в прямом коде
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
уровень привилегий
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Различным объектам (программам, сегментам памяти, запросам на обращение к памяти и к внешним устройствам), которые должны быть распознаны процессором, присваивается идентификатор, называемый уровнем привилегий. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
условный переход
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
устройство управления
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Для реализации любой команды необходимо на соответствующие управляющие входы любого устройства компьютера подать определенным образом распределенную во времени последовательность управляющих сигналов. Часть цифрового вычислительного устройства, предназначенная для выработки этой последовательности, называется устройством управления. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Ф


 
физическая страница
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
физический адрес
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... 20-разрядный адрес, который получается сложением эффективного адреса и увеличенного в 16 раз значения соответствующего сегментного регистра, называется физическим адресом (ФА). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
физический ресурс
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Под физическим понимают ресурс, который реально существует и при распределении его между пользователями обладает всеми присущими ему физическими характеристиками. ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
формат команды
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



Ш


 
шина ISA
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
шифратор
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... Шифратор – схема, имеющая 2n входов и n выходов, функции которой во многом противоположны функции дешифратора ([ Cкачайте файл, чтобы посмотреть ссылку ]). Эта комбинационная схема в соответствии с унитарным кодом на своих входах формирует позиционный код на выходе ([ Cкачайте файл, чтобы посмотреть ссылку ]). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



Э


 
этапы выполнения команды
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
эффективный адрес
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
... 16-разрядный адрес, получаемый в блоке формирования адреса операнда на основе указанного режима адресации, называется эффективным адресом (ЭА). ... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]




[ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]     





Логические и арифметические основы и принципы работы ЭВМ

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

1. Лекция: История ЭВМ

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

В лекции рассмотрена история развития ЭВМ, представлены поколения ЭВМ, параметры ЭВМ разных поколений, стоимостные оценки ЭВМ. Представлены 3 этапа информационных технологий, а также основные принципы работы ЭВМ.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Идея использования программного управления для построения устройства, автоматически выполняющего арифметические вычисления, была впервые высказана английским математиком У.Бэббиджем еще в 1833г. Однако его попытки построить механическое вычислительное устройство с программным управлением не увенчались успехом.
Первой работающей универсальной автоматически управляемой ВМ считается расчетно-механическая машина "Марк - 1" ( США, 1944г. ). Простои машины составляли большую часть времени. Столь же низкая производительность оказалась и у машины "Марк - 2", построенной на реле улучшенной конструкции.
Проект первой ЭВМ ЭНИАК был разработан Дж.Моугли (США, 1942г.); в 1946г машина вступила в строй. В этой машине 18.000 электрических ламп, 1500 электромеханических реле. Применение ламп повысило скорость выполнения операций в 1000 раз по сравнению с устройством "Марк - 1".
За точку отсчета эры ЭВМ принимают сеансы опытной эксплуатации машины ЭНИАК, которые начались в Пенсильванском университете в 1946г.
Приведем еще некоторые технические характеристики этой ЭВМ : общий вес – 30т, производительность - 5000 операций в секунду. Спустя 40 лет после пуска первой ЭВМ ежегодное производство компонентов ВТ оценивалось к 1985г. в 1014 активных логических элементов ( active elements groups ), что эквивалентно 1 ЭНИАК на каждого жителя земли. Для сравнения: за 500 лет развития книгопечатания к 1962г. общий тираж всех изданий достиг уровня 2 книги на каждого жителя Земли.
Электронные лампы стали элементной базой ВМ первого поколения. Основная схема – симметричный триггер был создан в 1918г. советским ученым Бонч-Бруевичем М.А. В 1919г. аналогичная схема была разработана также американскими учеными Икклзом и Джорданом.
Первые проекты отечественных ЭВМ были предложены С.А. Лебедевым, Б.И. Рамеевым в 1948г. В 1949-51гг. по проекту С.А. Лебедева была построена МЭСМ ( малая электронно-счетная машина ). К ЭВМ 1-го поколения относится и БЭСМ-1 (большая электронно-счетная машина ), разработка которой под руководством С.А. Лебедева была закончена в 1952г., она содержала 5 тыс. ламп, работала без сбоев в течение 10 часов. Быстродействие достигало 10 тыс. операций в секунду. Почти одновременно проектировалась ЭВМ "Стрела" под руководством Ю.Я. Базилевского, в 1953г. она была запущена в производство. Позже появилась ЭВМ "Урал - 1", положившая начало большой серии машин "Урал", разработанных и внедренных в производство под руководством Б.И. Рамеева. В 1958г. запущена в серийное производство ЭВМ первого поколения М – 20 (быстродействие до 20 тыс. операций/с ).
С появлением транзисторов в середине 50-х годов на смену первого поколения ЭВМ пришли ЭВМ 2-го поколения, построенные на полупроводниковых приборах.
В нашей стране были созданы полупроводниковые ЭВМ разных назначений: малые ЭВМ серий "Наири" и "Мир", средние ЭВМ со скоростью работы 5-30 тыс. операций/с – "Минск - 22" и "Минск – 32, "Раздан – 2", "Раздан – 3", БЭСМ – 4, М – 220 и лучшая из машин второго поколения – БЭСМ – 6 со скоростью работы до 1 млн. опер/с.
В начале 60-х годов возникло новое направление в электронике – интегральная электроника. Использование интегральных схем для построения ЭВМ стало революцией в ВТ и способствовало появлению машин 3-го поколения.
С 1972г. начался выпуск моделей первой очереди ЕС ЭВМ (совместно с социалистическими странами ). Ряд – 1 : ЕС – 1010, 1020, 1022, 1030, 1033, 1040, 1050, 1052. Вторая очередь ( Ряд - 2 ) : ЕС – 1015, 1025, 1035, 1045, 1055, 1060, 1065 имела более современную схемотехническую, конструкторско-технологическую базу, за счет чего у них увеличилась производительность, и расширились функциональные возможности.
Одна из характерных особенностей ЭВМ 4-го поколения - переход от интегральных функциональных схем к интегральным подсистемам ЭВМ. Подсчитано, что внедрение БИС увеличивает надежность не менее чем в 10 раз. Из отечественных ЭВМ к машинам 4-го поколения, прежде всего, относятся машины семейства "Эльбрус".
Таблица 1.1 показывает связь между основными параметрами схемотехники и поколениями ЭВМ. Быстродействие характеризуется задержкой распространения сигнала, вносимой одним элементарным элементом (конъюнктором, дизъюнктором и т. д.). Важный показатель – плотность упаковки, количество единиц элементов, приходящихся на 1см3.

Поколения

Признак, параметр ЭВМ
1-ое 1946-1955
2-ое 1955-1965
3-е
4-ое после 80г.





1965-1970
после 70г.



Основные элементы
Реле, электронные лампы
Полупроводниковые приборы
ИС
БИС
СБИС


Быстродействие (задержка/элемент или схема)
1мс
1мкс
10нс
1нс
< 1нс


Плотность упаковки, эл-тов/см3
0,1
2-3
10-20
1000
> 10000


Спустя 30 лет индустрия ЭВМ проходит, как видно из [ Cкачайте файл, чтобы посмотреть ссылку ] стомиллиардный по общему финансовому весу, рубеж и все еще сохраняет наиболее высокие темпы роста объема продаж среди всех отраслей обрабатывающей промышленности США.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.1.  Динамика суммарного объема продаж моделей ВТ в США (заштрихованная область – периферийное оборудование)
Рост мирового парка ЭВМ и динамика его структуры показаны на рисунках. Каждый новый класс ЭВМ сначала проходит этап экспоненциального роста, после чего общая численность парка ЭВМ данного типа стабилизируется в границах, которые определяются типовой областью его приложений. Для больших ЭВМ эти границы очерчивались общим числом существующих достаточно крупных организаций, способных их приобретать. Круг применений мини-ЭВМ уже включал средние, а также некоторые мелкие предприятия, отдельные подразделения и т. д. Для персональных ЭВМ эти границы определяются лишь общей численностью занятых в народном хозяйстве промышленно развитых стран. Наложение во времени процессов бурного роста и последующей стабилизации парка ЭВМ различных типов приводит к наблюдаемому уже более 30 лет экспоненциальному росту мирового парка ЭВМ.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.2.  Структурные сдвиги в американской индустрии ЭВМ: относительное распределение годового объема продаж больших, малых и персональных ЭВМ (оценка Громова Г.Р.)
1 – Большие ЭВМ
2 – Мини-ЭВМ
3 – Персональные ЭВМ
4 – Суммарный парк универсальных ЭВМ
5 – Новый тип ЭВМ
Исключением остается относительно небольшой (по числу устанавливаемых машин) класс супер-ЭВМ ("Крэй – 1", "Стар – 100", "Кибер – 205" и др.). Попадание в этот класс определяется именно заметным отрывом от ЭВМ других типов по производительности.


Три этапа информационной технологии: эволюция критериев.
В 1953г. создатель теории информации американский математик Клод Шеннон писал: "Наши ВМ выглядят как ученые-схоласты. При вычислении длинной цепи арифметических операций ЦВМ значительно обгоняют человека. Когда же пытаются приспособить ЦВМ для выполнения неарифметических операций, они оказываются неуклюжими и неприспособленными для такой работы."
1 Этап: машинные ресурсы. Отмеченные Шенноном функциональные ограничения, а также устрашающая стоимость первых ЭВМ полностью определяли основную задачу информационной технологии 50-х – начала 60-х гг. - повышение эффективности обработки данных по уже формализованным или легко формализуемым алгоритмам.
Основной целью тогда было – уменьшить общее число машинных тактов, которых требовала для своего решения та или иная программа, а также объем занимаемой ею ОЗУ. Основные затраты на обработку данных находились тогда почти в прямой зависимости от затраченного на них машинного времени.
2 Этап: программирование. В середине 60-х годов начался 2-й этап развития информационной технологии, который продолжался до начала 80-х годов. От технологии эффективного исполнения программ к технологии эффективного программирования – так можно было определить общее направление смены критериев эффективности в течение этого этапа. Наиболее известным результатом этого первого радикального пересмотра критериев технологии программирования стала созданная в начале 70-х годов ОС UNIX. Операционную систему UNIX, нацеленную, прежде всего, на повышение эффективности труда программистов, разработали сотрудники "Белл Лэбс" К. Томпсон и Д. Ритчи, которых совершенно не удовлетворяли имеющиеся примитивные средства проектирования программ, ориентированные на пакетный режим. На рубеже 80-х годов UNIX рассматривалась как классический образец ОС – она начала триумфальное шествие на мини-ЭВМ серии PDP – 11 в середине 70-х годов.
3 Этап: формализация знаний. Персональный компьютер, как правило, имеет развитые средства самообучения пользователя-новичка работе за пультом, гибкие средства защиты от его ошибок и, самое главное, все аппаратно-программные средства такой ЭВМ подчинены одной "сверхзадаче" - обеспечить "дружественную реакцию" машины на любые, в том числе неадекватные, действия пользователя. Основная задача персональных вычислений - формализация профессиональных знаний – выполняемая, как правило, самостоятельно непрограммирующим пользователем или при минимальной технической поддержке программиста.
Принципы работы ЭВМ
Любая форма человеческой деятельности, любой процесс функционирования технического объекта связаны с передачей и преобразованием информации. Информацией называются сведения о тех или иных явлениях природы, событиях в общественной жизни и процессах в технических устройствах. Информация, воплощенная и зафиксированная в материальной форме, называется сообщением. Сообщения могут быть непрерывными и дискретными (цифровыми). Непрерывное (аналоговое) сообщение представляется физической величиной (электрическим напряжением, током и т. д.), изменения которой во времени отображают протекание рассматриваемого процесса.
Для дискретного сообщения характерно наличие фиксированного набора элементов, из которых в определенные моменты времени формируются различные последовательности. ЭВМ или компьютеры являются преобразователями информации. В них исходные данные задачи преобразуются в результат ее решения. В соответствии с используемой формой представления информации машины делятся на 2 класса: непрерывного действия – аналоговые и дискретного действия – цифровые. Мы изучаем ЭВМ (цифровые).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 1.3.  Классическая структурная схема ЭВМ
Арифметико-логическое устройство (АЛУ) – преобразует машинные слова
Память – основная или оперативная (внутренняя) память (ОП); внешняя память (ВП)
Ячейки памяти нумеруются, номер ячейки называется адресом.
В запоминающих устройствах (ЗУ), реализующих в ЭВМ функцию памяти, выполняются операции считывания хранимой информации для передачи в другие устройства и записи информации, поступающей из других устройств.
Алгоритмом решения задачи численным методом называют последовательность арифметических и логических операций, которые надо произвести над исходными данными и промежуточными результатами для получения решения задачи. Алгоритм можно задать указанием, какие следует произвести операции, в каком порядке и над какими словами. Описание алгоритма в форме, воспринимаемой ЭВМ, называется программой.
Программа состоит из отдельных команд. Каждая команда предписывает определенное действие и указывает, над какими словами (операндами) это действие производится. Программа представляет собой совокупность команд, записанных в определенной последовательности, обеспечивающей решение задачи на ЭВМ.
Пусть, например, нужно вычислить
F = (a – x)/(ax + c),
при заданных численных значениях а, с, х. Программу вычисления F можно представить следующей последовательностью команд:
а – х;
а*х;
ах + с;
(а – х)/(ax + c).
Для того чтобы устройство управления могло воспринимать команды, они должны быть закодированы в цифровой форме.
Автоматическое управление процессом решения задачи достигается на основе принципа программного управления, который составляет главную особенность ЭВМ.
Другим важнейшим принципом является принцип хранимой в памяти программы, согласно которому программа, закодированная в цифровом виде, хранится в памяти наравне с числами. В команде указываются не сами участвующие в операциях числа, а адреса ячеек ОП, в которых они находятся и адрес ячейки, куда помещается результат операции.
Использование двоичных схем, принципов программного управления и хранимой в памяти программы позволило достигнуть высокого быстродействия и сократить во много раз число команд в программах решения задач, содержащих вычисляемые циклы, по сравнению с числом операций, которые производит машина при выполнении этих программ.
Команды выполняются в порядке, соответствующем их расположению в последовательных ячейках памяти, кроме команд безусловного и условного перехода, изменяющих этот порядок соответственно безусловно или только при выполнении некоторого условия, обычно задаваемого в виде равенства нулю, положительного или отрицательного результата предыдущей команды или отношения типа <, =, > для указываемых командой чисел. Благодаря наличию команд условного перехода ЭВМ может автоматически изменять ход выполняемого процесса, решать сложные логические задачи.
При помощи устройства ввода программа и исходные данные считываются и переносятся в ОП.

[ Cкачайте файл, чтобы посмотреть картинку ]


2. Лекция: Логические основы

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

В лекции дается понятие булевой алгебры, описаны задачи анализа и синтеза. Дается описание элементарных функций одной и двух переменных. Представлены основные эквивалентности.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Алгебра логики
Кроме обычной алгебры существует специальная, основы которой были заложены английским математиком XIX века Дж. Булем. Эта алгебра занимается так называемым исчислением высказываний.
Ее особенностью является применимость для описания работы так называемых дискретных устройств, к числу которых принадлежит целый класс устройств автоматики и вычислительной техники.
При этом сама алгебра выступает в качестве модели устройства. Это означает, что работа произвольного устройства указанного типа может быть лишь в каком-то отношении описана с помощью построений этой алгебры. Действительное реальное устройство физически работает не так, как это описывает алгебра логики. Однако применение положений этой теории позволяет сделать ряд полезных в практическом отношении обобщений.
Рассмотрим некоторую схему и представим ее в виде так называемого "черного" ящика.
[ Cкачайте файл, чтобы посмотреть картинку ]
Будем считать, что внутреннее содержимое ящика неизвестно.
X1,X2,X3 – входные сигналы, F – выходной сигнал.
Считаем также, что схема А – элементарная, т.е. нет другой схемы Б, меньшей, чем А, которая бы содержалась в А.
Построим абстрактное устройство из элементарных устройств, типа А, Б, В и т.д. Очевидно, более сложное устройство можно построить из простых путем:
последовательного соединения элементов;
параллельного соединения;
перестановки входов элементов.
[ Cкачайте файл, чтобы посмотреть картинку ]
Тогда роль Y1 для второго элемента Б будет играть:
Y1=FА(X1,X2,X3)
Y2=FБ(X1,X2)
F=F(Y1,Y2)=F(FА(X1,X2,X3),FБ(X1,X2))
Параллельное соединение элементов не меняет функции, поэтому, с точки зрения логики, этот тип соединения не используется. Физически иногда все же применяют параллельное соединение элементов, но в основном для того, чтобы, например, усилить сигнал.
В связи с этим, параллельное соединение элементов в алгебре логики не рассматривается.
Функция, которую выполняет элемент, вообще говоря, зависит от переменных, которые подаются на вход.
Поэтому перестановка аргументов влияет на характер функции.
[ Cкачайте файл, чтобы посмотреть картинку ]
F=F(FА(X1,X2,X3),FБ(X2,X3)) [ Cкачайте файл, чтобы посмотреть картинку ]
F(FБ(X2,X3),FА(X1,X2,X3))
Таким образом, произвольные, сколь угодно сложные в логическом отношении схемы, можно строить, используя два приема:
последовательное соединение элементов;
перестановка входов элементов.
Этим двум физическим приемам в алгебре логики соответствуют:
принцип суперпозиции (подстановка в функцию вместо ее аргументов других функций);
подстановка аргументов (изменение порядка записи аргументов функций или замена одних аргументов функции другими).
Итак, физическая задача построения и анализа работы сложного устройства заменяется математической задачей синтеза и анализа соответствующих функций алгебры логики.


Элементарные функции алгебры логики
Существует несколько синонимов по отношению к функциям алгебры логики:
функции алгебры логики (ФАЛ);
переключательные функции;
булевские функции;
двоичные функции.
По мере необходимости будем пользоваться всеми этими синонимами.
Рассмотрим некоторый набор аргументов:

и будем считать, что каждый из аргументов принимает только одно из двух возможных значений, независимо от других
Чему равно число различных наборов?
Xi = {0, 1}
Поставим каждому набору в соответствие некоторое двоичное число:
X1,X2,...........Xn
0, 0,...........,0 нулевой набор
0, 0,...........,1 первый набор
0, 0,..........1,0 второй набор
...................
1, 1,...........,1 (2n-1)-ый набор
Очевидно, что количество различных X1,X2,...........Xn n-разрядных чисел в позиционной двоичной системе есть 2n.
Допустим, что некоторая функция F(X1,X2,....Xn) задана на этих наборах и на каждом из них она принимает либо '0'-ое, либо '1'-ое значение.
Такую функцию называют функцией алгебры логики или переключательной функцией.
Чему равно число различных переключательных функций 'n' аргументов?
Т.к. функция на каждом наборе может принять значение '0' или '1', а всего различных наборов 2n, то общее число различных функций 'n' аргументов есть: 22n.
По сравнению с аналитической функцией непрерывного аргумента даже для одного аргумента существует множество различных функций.
Число аргументов
1
2
3
4
5
10

Число различных перекл. ф-ций
4
16
256
65536
~4*109
~10300

Различные устройства ЭВМ содержат десятки и сотни переменных (аргументов), поэтому понятно, что число различных устройств, отличающихся друг от друга, практически бесконечно.
Итак, нужно научиться строить эти сложные функции (а стало быть, и устройства), а также анализировать их.
Задача синтеза более сложных функций заключается в представлении их через простые на основе операций суперпозиции и подстановки аргументов.

Таким образом, вначале необходимо изучить эти элементарные функции, чтобы на их основе строить более сложные.
ФАЛ одного аргумента
Чтобы задать ФАЛ, нужно задать ее значения на всех наборах аргументов.
Аргумент Х
значение
Наименование функции


0
1


F0(x)
0
0
константа '0'

F1(x)
0
1
переменная 'х'

F2(x)
1
0
инверсия 'х' (отрицание х)

F3(x)
1
1
константа '1'

Будем у функции ставить индекс, эквивалентный набору ее значений для соответствующих значений аргумента, начиная с 0,0,....,0,..... и т.д. в порядке возрастания.
Эти функции можно реализовать на 4-х элементах, каждый из которых имеет максимум один вход. Таким образом, принципом подстановки аргументов для построения более сложных функций нельзя воспользоваться.
Необходимо рассмотреть более сложные функции, т.е. ФАЛ 2х аргументов.
Дадим такие определения:
ФАЛ, принимающие одинаковые значения на всех наборах аргументов, называются равными.
ФАЛ существенно зависит от аргумента Хi, если
F(X1,X2,...,Хi-1,0,Xi+1,...,Xn) [ Cкачайте файл, чтобы посмотреть картинку ]
F(X1,X2,...,Хi-1,1,Xi+1,...,Xn)
В противном случае она зависит не существенно, а соответствующий аргумент наз. фиктивным.
Например:
Х1
Х2
Х3
F(X1,X2,Х3)

0
0
0
0

0
0
1
0

0
1
0
1

0
1
1
1

1
0
0
0

1
0
1
0

1
1
0
1

1
1
1
1

Видно, что Х3 – фиктивный аргумент. Это показывает, что в функцию можно ввести любое число фиктивных аргументов, от которых она существенно не зависит. Этот прием в дальнейшем потребуется для выполнения ряда преобразований.
Все ФАЛ от 2-х аргументов. Сведем их в единую таблицу 2.1.
№ функции
Значение функции на наборах логических переменных
Наименование функции
Обозначение функции

X1
0
0
1
1



X2
0
1
0
1



f0(X1,X2)
0
0
0
0
Константа "ноль"
f(X1,X2)=0

f1(X1,X2)
0
0
0
1
Конъюнкция, произведение
f(X1,X2)= X1& X2
f(X1,X2)= X1 [ Cкачайте файл, чтобы посмотреть картинку ] X2
f(X1,X2)= X1 · X2
f(X1,X2)= X1 X2

f2(X1,X2)
0
0
1
0
Запрет по X2
X1
· X2

f3(X1,X2)
0
0
1
1
Переменная X1
f(X1,X2)= X1

f4(X1,X2)
0
1
0
0
Запрет по X1
X2
· X1

f5(X1,X2)
0
1
0
1
Переменная X2
f(X1,X2)= X2

f6(X1,X2)
0
1
1
0
Сложение по mod2 (неравнозначность)
f(X1,X2)= X1 [ Cкачайте файл, чтобы посмотреть картинку ] X2

f7(X1,X2)
0
1
1
1
Дизъюнкция
f(X1,X2)= X1[ Cкачайте файл, чтобы посмотреть картинку ] X2
f(X1, X2)= X1+ X2

f8(X1,X2)
1
0
0
0
Стрелка Пирса
f(X1, X2)= X1 [ Cкачайте файл, чтобы посмотреть картинку ] X2

f9(X1,X2)
1
0
0
1
Равнозначность
f(X1, X2)= X1 [ Cкачайте файл, чтобы посмотреть картинку ] X2
f(X1, X2)= X1~X2

f10(X1,X2)
1
0
1
0
Инверсия X2
f(X1, X2)=^X2
f(X1, X2)=X2

f11(X1,X2)
1
0
1
1
Импликация от X2 к X1
f(X1, X2)= X2 [ Cкачайте файл, чтобы посмотреть картинку ] X1

f12(X1,X2)
1
1
0
0
Инверсия X1
f(X1, X2)=^X1
f(X1, X2) = X1

f13(X1,X2)
1
1
0
1
Импликация от X1 к X2
f(X1, X2)= X1 [ Cкачайте файл, чтобы посмотреть картинку ] X2

f14(X1,X2)
1
1
1
0
Штрих Шеффера
f(X1, X2)= X1|X2

f15(X1,X2)
1
1
1
1
Константа "единица"
f(X1, X2)=1

Эти функции введены формально. Однако им можно придавать определенный "логический" смысл. Алгебра логики часто называется исчислением высказываний.
При этом под высказываниями понимается всякое предложение, относительно которого можно утверждать, что оно истинно или ложно.
Например:
В=<один плюс один - два>
есть истинное высказывание.
Рассмотрим, какое смысловое содержание можно вложить в некоторые сложные высказывания на примере ФАЛ 2-х аргументов.
Инверсия
Читается НЕ Х или Х с чертой, отрицание Х.
Возьмем, например, такое высказывание: А=<Киев-столица Франции>, тогда сложное высказывание НЕ А означает: не верно, что А, т.е. не верно, что <Киев-столица Франции>.
Из простых высказываний можно строить более сложные, применяя так называемые связи.
Логические связи – это ФАЛ, аргументами которых являются простые высказывания.
Конъюнкция
Возьмем 2 высказывания:
А=<Москва – столица РФ>
В=<дважды два - четыре>
тогда сложное высказывание: А & В будет истинным, так как истинны оба этих высказывания.
Поскольку таблица истинности для конъюнкции совпадает с таблицей умножения, если истинному высказыванию приписать значение '1', а ложному - '0', то сложное высказывание можно назвать произведением.
X1
X2
f1(X1,X2)

0
0
0

0
1
0

1
0
0

1
1
1

Функция конъюнкции истинна тогда, когда истинны одновременно оба высказывания.
[ Cкачайте файл, чтобы посмотреть картинку ]
Дизъюнкция
Это сложное высказывание истинно тогда, когда истинно хотя бы одно высказывание, входящее в него.
X1
X2
f1(X1,X2)

0
0
0

0
1
1

1
0
1

1
1
1

Читается X1 ИЛИ X2: Некоторое отличие от смысла союза "или", принятого в русском языке: в данном случае этот союз употребляется в смысле объединения, а не разъединения.
[ Cкачайте файл, чтобы посмотреть картинку ]
Логическая равнозначность
Это сложное высказывание истинно тогда, когда истинны или ложны одновременно оба высказывания.
Отсюда следует, что вне зависимости от смысла, равнозначными являются как истинные, так и ложные высказывания.
Например,
А=<дважды два - пять>
B=<один плюс два - шесть>
А~В равнозначны.
Импликация
Это сложное высказывание ложно только тогда, когда X1 – истинно, а X2 – ложно.
X1
X2
f1(X1,X2)

0
0
1

0
1
1

1
0
0

1
1
1

Читается: если X1, то X2. При этом X1 – посылка, X2 – следствие.
Если посмотреть на таблицу истинности, то может показаться странным название этой функции, т.к. из него следует, что истинным может быть высказывание, составленное из двух ложных.
Но в действительности, все верно, т.к. содержанием высказываний в алгебре логики не интересуются.
Тогда из ложной посылки может следовать ложное следствие и это можно считать верным:
<если Киев – столица Франции>,
то <2-квадрат 3>.
Эквивалентности
В некоторых случаях сложное и длинное высказывание можно записать более коротким и простым без нарушения истинности исходного высказывания. Это можно выполнить с использованием некоторых эквивалентных соотношений.
Дизъюнкция:
х [ Cкачайте файл, чтобы посмотреть картинку ] х [ Cкачайте файл, чтобы посмотреть картинку ] х [ Cкачайте файл, чтобы посмотреть картинку ] х [ Cкачайте файл, чтобы посмотреть картинку ] ... [ Cкачайте файл, чтобы посмотреть картинку ] х [ Cкачайте файл, чтобы посмотреть картинку ] х [ Cкачайте файл, чтобы посмотреть картинку ] х= х ,
т.е. истинность высказывания не изменится, если его заменить более коротким, таким образом, это правило приведения подобных членов:
x v x = 1
1 [ Cкачайте файл, чтобы посмотреть картинку ] x = 1
– постоянно истинное высказывание.
0 [ Cкачайте файл, чтобы посмотреть картинку ]x = x
x1 [ Cкачайте файл, чтобы посмотреть картинку ]x2 = x2 [ Cкачайте файл, чтобы посмотреть картинку ]x1
- (переместительный) коммуникативный закон.
x1 [ Cкачайте файл, чтобы посмотреть картинку ]х2 [ Cкачайте файл, чтобы посмотреть картинку ]х3 = (x1 [ Cкачайте файл, чтобы посмотреть картинку ]х2) [ Cкачайте файл, чтобы посмотреть картинку ]х3 = x1 [ Cкачайте файл, чтобы посмотреть картинку ](х2 [ Cкачайте файл, чтобы посмотреть картинку ]х3)
- сочетательный закон.
Конъюнкция:
х [ Cкачайте файл, чтобы посмотреть картинку ]х [ Cкачайте файл, чтобы посмотреть картинку ]х [ Cкачайте файл, чтобы посмотреть картинку ]х... [ Cкачайте файл, чтобы посмотреть картинку ]х [ Cкачайте файл, чтобы посмотреть картинку ]х [ Cкачайте файл, чтобы посмотреть картинку ]х= х
правило приведения подобных членов:
1 [ Cкачайте файл, чтобы посмотреть картинку ]x = х
0 [ Cкачайте файл, чтобы посмотреть картинку ]x = 0 - постоянно ложное высказывание
x [ Cкачайте файл, чтобы посмотреть картинку ] x = 0 - постоянно ложное высказывание
Сложение по mod 2
1 [ Cкачайте файл, чтобы посмотреть картинку ]  х = x
0 [ Cкачайте файл, чтобы посмотреть картинку ] x = x
x [ Cкачайте файл, чтобы посмотреть картинку ]  x = 1
x [ Cкачайте файл, чтобы посмотреть картинку ]x [ Cкачайте файл, чтобы посмотреть картинку ]x [ Cкачайте файл, чтобы посмотреть картинку ]...[ Cкачайте файл, чтобы посмотреть картинку ] x = х – при нечетном числе членов, 0 - при четном числе членов
Правило де Моргана
x1 [ Cкачайте файл, чтобы посмотреть картинку ]x2 [ Cкачайте файл, чтобы посмотреть картинку ]... [ Cкачайте файл, чтобы посмотреть картинку ]xn = x1 & x2& ... & xn
x1 [ Cкачайте файл, чтобы посмотреть картинку ]x2 [ Cкачайте файл, чтобы посмотреть картинку ]... [ Cкачайте файл, чтобы посмотреть картинку ]xn = x1 & x2 & ... & xn
Докажем для двух переменных с помощью таблицы истинности:
Х1
Х2
Х1 [ Cкачайте файл, чтобы посмотреть картинку ]Х2
X1 & X2

0
0
1
1

0
1
1
1

1
0
1
1

1
1
0
0

Операция поглощения:
Х [ Cкачайте файл, чтобы посмотреть картинку ]XY = X или в общем виде X [ Cкачайте файл, чтобы посмотреть картинку ]X*f(X,Y,Z...) = X;
Операция полного склеивания:
XY [ Cкачайте файл, чтобы посмотреть картинку ] XY = X (по Y)
XY [ Cкачайте файл, чтобы посмотреть картинку ] XY = Y (по Х)
Операция неполного склеивания:
XY [ Cкачайте файл, чтобы посмотреть картинку ] XY = Х [ Cкачайте файл, чтобы посмотреть картинку ] XY [ Cкачайте файл, чтобы посмотреть картинку ] XY
3. Лекция: Совершенные дизъюнктивные и конъюнктивные нормальные формы ФАЛ

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

В лекции дано определение совершенной дизъюнктивной и конъюнктивной нормальных форм. Представлены правила записи функции по нулям и единицам. Дано понятие функциональной полноты, поставлена задача минимизации функции. Сформулирована теорема Квайна.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Введем понятие степени:

Х[ Cкачайте файл, чтобы посмотреть картинку ]
=Х, если [ Cкачайте файл, чтобы посмотреть картинку ]=1;
=Х, если [ Cкачайте файл, чтобы посмотреть картинку ]=0.
Рассмотрим конъюнкцию вида:
Х1[ Cкачайте файл, чтобы посмотреть картинку ]1 * Х2[ Cкачайте файл, чтобы посмотреть картинку ]2 * Х3[ Cкачайте файл, чтобы посмотреть картинку ]3 ... Хn [ Cкачайте файл, чтобы посмотреть картинку ]n
Существует 2n наборов вида < [ Cкачайте файл, чтобы посмотреть картинку ]1, [ Cкачайте файл, чтобы посмотреть картинку ]2, ... [ Cкачайте файл, чтобы посмотреть картинку ]n >. Поставим в соответствие каждой конъюнкции (*) номер набора i и образуем дизъюнкцию всех конъюнкций:
[ Cкачайте файл, чтобы посмотреть картинку ]i[ Cкачайте файл, чтобы посмотреть картинку ]A(Х1[ Cкачайте файл, чтобы посмотреть картинку ]1 * Х2[ Cкачайте файл, чтобы посмотреть картинку ]2 * Х3[ Cкачайте файл, чтобы посмотреть картинку ]3 ... Хn[ Cкачайте файл, чтобы посмотреть картинку ]n )
Теорема (без доказательства):
Любая ФАЛ, зависящая от 'n' аргументов, может быть представлена в форме:
F(Х1, Х2,... Хi... Хn)= [ Cкачайте файл, чтобы посмотреть картинку ]Х1[ Cкачайте файл, чтобы посмотреть картинку ]1 * Х2[ Cкачайте файл, чтобы посмотреть картинку ]2... Хi[ Cкачайте файл, чтобы посмотреть картинку ]i F([ Cкачайте файл, чтобы посмотреть картинку ]1, [ Cкачайте файл, чтобы посмотреть картинку ]2, ... [ Cкачайте файл, чтобы посмотреть картинку ]i, Xi+1,...Xn)
Из этой теоремы вытекает ряд важных следствий:
Она дает возможность перейти от табличного задания функции к аналитической форме и сделать обратный переход.
Устанавливает так называемую функциональную полноту связок (базиса) "[ Cкачайте файл, чтобы посмотреть картинку ], [ Cкачайте файл, чтобы посмотреть картинку ], -", т.к. позволит построить в этом базисе произвольную ФАЛ от произвольного числа аргументов.
Примечание:
Если i[ Cкачайте файл, чтобы посмотреть картинку ]n, то соответствующая форма функции называется дизъюнктивной нормальной (ДНФ).
Если i=n, то каноническая форма функции носит название совершенной ДНФ (СДНФ). Дизъюнкции берутся по тем наборам, на которых функция f(X1,X2,...,Xn)=1
Пример: ДНФ
f(Х1, Х2, Х3)= Х1 [ Cкачайте файл, чтобы посмотреть картинку ]Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3
Пример: СДНФ
f(Х1, Х2, Х3)= Х1Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3
В ДНФ в каждый член любая переменная входит в прямом виде или с отрицанием.
Аналогичная теорема справедлива и для представления функции в конъюктивной нормальной форме (КНФ):
f(Х1, Х2,..., Хn)=&( Х1[ Cкачайте файл, чтобы посмотреть картинку ]1 [ Cкачайте файл, чтобы посмотреть картинку ]Х2[ Cкачайте файл, чтобы посмотреть картинку ]2 [ Cкачайте файл, чтобы посмотреть картинку ]... [ Cкачайте файл, чтобы посмотреть картинку ]Хi[ Cкачайте файл, чтобы посмотреть картинку ]i) f([ Cкачайте файл, чтобы посмотреть картинку ]1, [ Cкачайте файл, чтобы посмотреть картинку ]2, ... [ Cкачайте файл, чтобы посмотреть картинку ]i, Xi+1...Xn)
или при представлении в совершенной КНФ (СКНФ):
f(Х1, Х2,, Хn)=&( Х1[ Cкачайте файл, чтобы посмотреть картинку ]1 [ Cкачайте файл, чтобы посмотреть картинку ]Х2[ Cкачайте файл, чтобы посмотреть картинку ]2 [ Cкачайте файл, чтобы посмотреть картинку ]Х3[ Cкачайте файл, чтобы посмотреть картинку ]3[ Cкачайте файл, чтобы посмотреть картинку ] ... [ Cкачайте файл, чтобы посмотреть картинку ]Хn[ Cкачайте файл, чтобы посмотреть картинку ]n)
где: & означает, что конъюнкции берется по тем наборам, на которых
f(Х1, Х2, ... Хn)=0.
Дадим на основании этих теорем правило перехода от табличной формы функции к СДНФ и СКНФ.
Переход от табличной формы функции к СДНФ или правило записи функции по единицам:
Выбрать те наборы аргументов, на которых f(Х1, Х2, ... Хn)=1.
Выписать все конъюнкции для этих наборов. Если при этом Хi имеет значение '1', то этот множитель пишется в прямом виде, если '0', то с отрицанием.
Все конъюнктивные члены соединить знаком дизъюнкции [ Cкачайте файл, чтобы посмотреть картинку ].
Пример:
f(Х1, Х2)= Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2
X1
Х2
f(Х1, Х2)

0
0
0

0
1
1

1
0
1

1
1
1

Правило перехода от табличной формы задания функции к СКНФ или правило записи функции по нулям.
Выбрать те наборы аргументов, на которых f(Х1, Х2, ... Хn)=0.
Если при этом Хi имеет значение '0', то остается без изменений. Если '1', то с отрицанием.
Все дизъюнктивные члены соединить знаком конъюнкции[ Cкачайте файл, чтобы посмотреть картинку ].
Пример:
f(Х1, Х2)= (Х1 [ Cкачайте файл, чтобы посмотреть картинку ]Х2) ( Х1 [ Cкачайте файл, чтобы посмотреть картинку ]Х2 )
X1
Х2
f(Х1, Х2)

0
0
1

0
1
0

1
0
1

1
1
0

Пример:
X1
Х2
Х3
f(Х1, Х2, Х3)

0
0
0
0

0
0
1
1

0
1
0
0

0
1
1
1

1
0
0
1

1
0
1
0

1
1
0
1

1
1
1
1

СДНФ f(Х1, Х2, Х3)= Х1Х2Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2Х3
СКНФ f(Х1, Х2, Х3)= (Х1 [ Cкачайте файл, чтобы посмотреть картинку ]Х2 [ Cкачайте файл, чтобы посмотреть картинку ]Х3) & (Х1 [ Cкачайте файл, чтобы посмотреть картинку ]Х2 [ Cкачайте файл, чтобы посмотреть картинку ]Х3) & (Х1 [ Cкачайте файл, чтобы посмотреть картинку ]Х2 [ Cкачайте файл, чтобы посмотреть картинку ]Х3)
Рассмотрим способ получения СДНФ из СКНФ и обратно.
Из таблицы 2.1 с помощью способа записи функции по нулям следует, что СКНФ той же функции дизъюнкции будет иметь вид:
f(Х1, Х2)= Х1[ Cкачайте файл, чтобы посмотреть картинку ] Х2
X1
Х2
f(Х1, Х2)

0
0
0

0
1
1

1
0
1

1
1
1

Итак, имеем две формы одной и той же функции:
f(Х1, Х2)= Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2 =Х1[ Cкачайте файл, чтобы посмотреть картинку ]Х2
Итак, видно, что общее число членов в этих двух формах равно сумме нулей и единиц функции, то есть равно 2n.
Если в исходной форме функции, записанной в СКНФ или СДНФ, содержится z членов, то в другой ее форме (т.е. СДНФ или СКНФ) их будет (2n- z).
Поскольку в функцию мы включаем дизъюнктивные или конъюнктивные члены и берем их по наборам, на которых функция или обращается в '0', или в '1', то для перехода от одной формы задания функции к другой нужно выписать все недостающие члены и поставить над каждой переменной отрицание, а также заменить знаки конъюнкции на дизъюнкцию и обратно.
f(Х1, Х2)= Х1[ Cкачайте файл, чтобы посмотреть картинку ] Х2
f(Х1, Х2)СДНФ= Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2
т.е. получили СДНФ.
Практический смысл перехода заключается в том, что можно определить, реализация какой формы потребует меньший объем оборудования.

[ Cкачайте файл, чтобы посмотреть картинку ]


Понятие функциональной полноты ФАЛ
Было отмечено, что техническая (физическая) задача синтеза произвольного устройства сводится к математической задаче построения произвольной ФАЛ.
Естественно возникает вопрос, какое количество связок необходимо, чтобы построить произвольную ФАЛ. Ответ на этот вопрос не однозначен. Мы видим, что, например, с помощью только функции f0 (константа 0), f15 (константа 1) произвольную ФАЛ построить нельзя. Нельзя ее построить и с помощью только инвертора. Существуют и другие базисы: [ Cкачайте файл, чтобы посмотреть картинку ], [ Cкачайте файл, чтобы посмотреть картинку ], 1, |. Есть также одноэлементные базисы: f8 – стрелка Пирса, f14 – штрих Шеффера, И-НЕ, ИЛИ-НЕ.
Технически синтез устройства означает, что нужно иметь некоторый набор элементов, ФАЛ которых образуют базис, чтобы можно было построить реальное устройство.
Однако, как было отмечено, задача синтеза ФАЛ – идеальная модель. В действительности, для построения реальных устройств пользуются несколько более расширенным набором элементов - усиления и коррекции сигналов.
Минимизация ФАЛ и ограничения при ее рассмотрении
Покажем на примере, что СДНФ не является экономной формой записи:
f(Х1, Х2)= Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2 =Х1[ Cкачайте файл, чтобы посмотреть картинку ]Х1 Х2
на основании полного склеивания по Х2 мы видим, что запись стала короче, т.к. содержит меньшее число связок и букв. Физически это означает, что устройство, которое реализует эквивалентную, но более простую функцию, будет иметь в своем составе меньшее количество оборудования, а следовательно, будет работать надежнее.
Итак, задача синтеза устройства должна быть дополнена задачей уменьшения оборудования в нем. С математической точки зрения это задача построения минимальной ФАЛ.
Под минимальной ФАЛ понимается такая форма, в которой содержится меньшее количество букв и членов, чем в ее исходной форме.
Речь идет именно о буквах, а не о переменных, так в функции:
f(Х1, Х2)= Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2 имеется 6 букв и только 2 переменных.
Видно, что если какое-либо элементарное произведение входит в функцию, то при добавлении к нему новых сомножителей, полученное произведение так же будет входить в функцию.
Пример: если Х1Х2 входит в функцию от любого числа аргументов (>2), то в нее войдет, например, произведение Х1Х2Х3.
Это можно показать так:
f(Х1, Х2)= Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] [ Cкачайте файл, чтобы посмотреть картинку ](Х1Х2)= Х1Х2 (Х3[ Cкачайте файл, чтобы посмотреть картинку ]Х3)[ Cкачайте файл, чтобы посмотреть картинку ] [ Cкачайте файл, чтобы посмотреть картинку ](Х1Х2)= Х1 Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1 Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ][ Cкачайте файл, чтобы посмотреть картинку ](Х1Х2)=Х1 Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ][ Cкачайте файл, чтобы посмотреть картинку ](Х1 Х2 Х3)
Дадим ряд определений:
Произведение одной или нескольких неповторяющихся переменных, взятых с отрицанием или без него, называют элементарным.
Например, Х1 Х2 Х3 – элементарное произведение, т.к. в него входят различные буквы Х1 Х2 Х3.
Дизъюнкция элементарных произведений – ДНФ.
ДНФ является минимальной, если в ней минимальное число букв и членов.
Конституентой единицы функции называют функцию, принимающую значение единицы только на одном наборе аргументов.
Обычно конституенты единицы выражают через произведение всех переменных, от которых зависит функция. СДНФ – дизъюнкция конституент единицы.
Ранг произведения – число букв, входящих в него.
Собственной частью называется произведение, полученное путем отбрасывания одной или нескольких переменных.
Например, Х1 Х2 Х3 Х4, где Х1, Х1 Х2, Х1 Х2 Х3 – некоторые собственные части.
Если функция [ Cкачайте файл, чтобы посмотреть картинку ]равна нулю на наборах аргументов, на которых обращается в нуль функция F, то говорят, что [ Cкачайте файл, чтобы посмотреть картинку ]является импликантой функции F (т.е. нулей у импликанты не меньше, чем у функции).
Простой импликантой называется произведение, которое само входит в выражение функции, но никакая его собственная часть в выражение функции не входит.
Например, Х1 [ Cкачайте файл, чтобы посмотреть картинку ]Х1 Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х3=f: здесь Х1- простая импликанта, а Х1 Х2 Х3 и Х1 Х3 - не простые.
Понятие покрытия
Определение. Если на каком-либо наборе f принимает значение а1, а [ Cкачайте файл, чтобы посмотреть картинку ]– значение а2, то говорят, что f своим значением а1 покрывает значение а2 функции [ Cкачайте файл, чтобы посмотреть картинку ].
При минимизации ФАЛ стремятся получить форму, в которой будет меньше букв, чем в исходной. По отношению к ДНФ эта форма называется сокращенной (Сок. ДНФ).
Смысл построения Сок. ДНФ заключается в том, что в нее входят такие элементарные произведения, которые своими единицами покрывают не одну единицу исходной функции, а несколько.
Так, каждое элементарное произведение, входящее в СДНФ, покрывает только одну единицу функции.
Например:
f(Х1, Х2)= Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2
1 1 1
Эти единицы функции могут быть накрыты более короткими произведениями: Х1 накрывает две единицы: Х1Х2 и Х1Х2 и Х2 , которое накрывает также две единицы: Х1Х2 и Х1Х2 , т.е.
f(Х1, Х2)= Х1[ Cкачайте файл, чтобы посмотреть картинку ] Х2
ТЕОРЕМА (без док-ва):
Любая ФАЛ может быть представлена единственным образом в Сок. ДНФ, т.е. записана в виде дизъюнкции простых импликант.
Сокращенная форма не означает, что это форма является минимальной. Однако для практической реализации эта форма более удобна, чем совершенная.
Рассмотрим метод получения Сок. ДНФ, предложенный Квайном. Этот метод, и, в частности, теорема Квайна в явном и неявном виде входит практически во все методы минимизации.
Исходная форма функции – совершенная ДНФ.
ТЕОРЕМА Квайна:
Если в СДНФ в начале произвести все операции неполного склеивания, а затем все операции поглощения, то в результате получится сокращенная ДНФ.
Покажем, что, применяя операцию неполного склеивания, получим все простые импликанты функции. Введем операцию развертывания, которая обратна операции склеивания: это есть умножение каждого произведения на выражение вида (Х [ Cкачайте файл, чтобы посмотреть картинку ]X)=1.
Пусть Х1Х2 – простая импликанта некоторой f(Х1, Х2, Х3) трех переменных. Тогда:
Х1Х2 (Х3[ Cкачайте файл, чтобы посмотреть картинку ]Х3)=Х1 Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1 Х2 Х3
получатся после многократного применения этой операции дизъюнкции конституент единицы исходной функции, т.е. ее СДНФ.
В эту форму, вообще говоря, могут входить несколько одинаковых членов, т.к. разные простые импликанты могут дать одинаковые конституенты единицы. Поэтому, отбросив в ДНФ лишние члены, получим ее СДНФ.
По отношению к СДНФ применяется операция неполного склеивания, т.к. одно и то же произведение, вообще говоря, может склеиваться с несколькими другими, давая различные импликанты, то чтобы не лишиться возможности провести все операции склеивания, приходится каждое произведение, которое участвовало в операции склеивания, оставить для других операций.
Пример:
f(Х1, Х2)= Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2 = Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1 или Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х2
Таким образом после выполнения операции неполного склеивания получится не только дизъюнкция простых импликант, но и часть конституент единицы.
Если теперь провести все операции поглощения, то в полученной форме функции f останутся только простые импликанты. Покажем это. Пусть в результате операций склеивания получится член x, не являющийся простой импликантой.
Тогда x=y*z, где z – простая импликанта, которая так же должна входить в f, т.к. в нее входит x. Но z будет поглощать х, поэтому х не может входить в f. Это и доказывает теорему Квайна.
Замечание: Заметим, что теорема Квайна применяется по отношению к функции СДНФ.
Порядок получения Сок. ДНФ может быть следующим:
Провести все операции неполного склеивания конституент единицы исходной СДНФ. Получатся произведения (n-1) ранга; оставшиеся несклеенные конституенты единицы не могут участвовать в дальнейших склеиваниях.
Провести покрытие всех полученных произведений и конституент единицы. Часть некоторых конституент единицы будет устранена.
Продолжить, пока возможны операции 1) и 2).
Пример 1:
f(Х1, Х2)= Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2
Если применим операцию полного склеивания, то получим:
или
f(Х1, Х2)= Х1[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2
или
f(Х1, Х2)= Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х2
т.е. у нас нет возможности далее провести операцию.
Применим теперь операцию неполного склеивания:
f(Х1, Х2)= Х1[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х2 = Х1[ Cкачайте файл, чтобы посмотреть картинку ] Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2
Простые импликанты: Х1, Х2
Конституенты единицы: Х1Х2, Х1Х2, Х1Х2
Теперь можем провести операции поглощения:
Х1 поглощает: Х1, Х1Х2, Х1Х2
Х2 поглощает: Х2 , Х1Х2, Х1 Х2
Т.е. сокращенная ДНФ
f(Х1, Х2)= Х1[ Cкачайте файл, чтобы посмотреть картинку ] Х2 в данном случае она – минимальная форма.
Пример 2:
Пусть задана:
f(Х1, Х2, Х3)= Х1Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3
f(Х1, Х2, Х3)= Х1Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3
Получим СДНФ:
f= Х1Х3 (Х2 [ Cкачайте файл, чтобы посмотреть картинку ]Х2)[ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 (Х3[ Cкачайте файл, чтобы посмотреть картинку ]Х3)[ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3 = Х1Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3 = Х1Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3
Теперь, имея СДНФ, можно получить сокращенную ДНФ:
f(X1,X2,X3)=X1X2X3[ Cкачайте файл, чтобы посмотреть картинку ]X2X3[ Cкачайте файл, чтобы посмотреть картинку ]X1X3
Пример 3:
f(Х1, Х2, Х3)=Х1Х2 Х3[ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3[ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3 = Х1Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х2Х3[ Cкачайте файл, чтобы посмотреть картинку ] [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2[ Cкачайте файл, чтобы посмотреть картинку ] Х1Х3
Склеиваются два произведения, содержащие число переменных с отрицанием, отличающихся на единицу и расположенных соответствующим образом.
Обычно произведение, содержащее 'n' букв, называется минтермом 'n'-ранга.
Метод минимизации ФАЛ по Квайну
Определение: Тупиковой ДНФ называется дизъюнкция простых импликант, ни одну из которых из выражения функции исключить нельзя.
Этот метод минимизации ФАЛ заключается в следующем:
Находят Сок. ДНФ.
Находят все возможные тупиковые ДНФ.
Из найденных ТДНФ выбирают минимальную.
Иногда в Сок. ДНФ содержатся лишние импликанты. Как уже видели в сокращенной ДНФ:
f(Х1, Х2, Х3)= Х1Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х2Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2
импликанта Х2Х3 может быть исключена. Ни одной операции склеивания и поглощения к этой форме применить нельзя, т.к. это Сок. ДНФ, т.е. дизъюнкция простых импликант. Можно применить операцию развертывания по Х1:
f= Х1Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х2Х3 (Х1[ Cкачайте файл, чтобы посмотреть картинку ]Х1) [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 = Х1Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2 Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2
Т.к. Х1Х3 покрывает Х1Х2Х3
и Х1Х2 покрывает Х1Х2Х3, то f= Х1Х3 [ Cкачайте файл, чтобы посмотреть картинку ]Х1Х2
ТЕОРЕМА:
Всякая минимальная ДНФ является тупиковой. Обратное утверждение не справедливо. Доказательство очевидно.
Из этой теоремы вытекает важное следствие: Для того чтобы найти минимальную ДНФ, нужно найти все тупиковые формы и среди них взять минимальную.
Существует несколько различных способов отыскания тупиковых форм.
4. Лекция: Метод проб

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

В данной лекции представлены способы минимизации на основе метода проб, метода Квайна-Мак-Класки, на основе минимизирующих диаграмм для функции 2-х, 3-х, 4-х переменных (диаграммы Вейча).

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассмотрим произвольную ДНФ. Если в ней выбросить любое произведение, то оставшееся выражение будет принимать нулевое значение на тех наборах, что и исходная форма, т.к. x1[ Cкачайте файл, чтобы посмотреть картинку ]1 x2[ Cкачайте файл, чтобы посмотреть картинку ]2 ... xi[ Cкачайте файл, чтобы посмотреть картинку ]i = 0 только тогда все члены x1[ Cкачайте файл, чтобы посмотреть картинку ]1 x2[ Cкачайте файл, чтобы посмотреть картинку ]2 ... xi[ Cкачайте файл, чтобы посмотреть картинку ]i = 0.
Однако, если отброшенное произведение (импликанта) обращалось в единицу, и функция принимала единичное значение на этом единственном наборе, то оставшееся выражение может уже не принять единичное значение на данном наборе. Это означает, что импликанта не была лишней. Если же с помощью проверки установить, что оставшееся выражение обращается в единицу, импликанта – лишняя, и ее можно отбросить.
Пример 1:
Пусть дана f(x1x2x3) = x1x2 [ Cкачайте файл, чтобы посмотреть картинку ]x1x3 [ Cкачайте файл, чтобы посмотреть картинку ]x2x3
Отбросим член x1x2:
fl = x1x3 [ Cкачайте файл, чтобы посмотреть картинку ]x2x3
x1x2 = 1 => x1 = 0, x2 = 0
fl = 0*x3 [ Cкачайте файл, чтобы посмотреть картинку ]1*x3 = x3
Т.к. x3 [ Cкачайте файл, чтобы посмотреть картинку ]1 то x1x2 исключить нельзя
Отбросим член x1x3:
fll = x1x2 [ Cкачайте файл, чтобы посмотреть картинку ]x2x3
x1x3 = 1 => x1 = 1, x3 = 1
fll = 0*x2 [ Cкачайте файл, чтобы посмотреть картинку ]x2 * 1[ Cкачайте файл, чтобы посмотреть картинку ] 1 => x1x3 исключить нельзя.
Отбросим член x2x3:
flll = x1x2 [ Cкачайте файл, чтобы посмотреть картинку ]x1x3;
x2x3 = 1 => x2 = 0, x3 = 1
flll = x1 [ Cкачайте файл, чтобы посмотреть картинку ]x1 *1 = 1 => x2x3- член лишний.
Если проверка показывает, что несколько импликант одновременно являются лишними, то исключить их одновременно из выражения ДНФ нельзя. Это можно выполнять лишь поочередно.
Пример 2:


f(x1x2x3x4) = x1x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x2x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x2x3x4
испытаем 1 член: x1x3x4 = 1; x1 = 0; x3 = 1; x4 = 1
f(x1x2x3x4) = x2 [ Cкачайте файл, чтобы посмотреть картинку ]0 [ Cкачайте файл, чтобы посмотреть картинку ]0 [ Cкачайте файл, чтобы посмотреть картинку ]0=x2 Т.е. член x1x3x4 исключить нельзя.
испытаем 2 член: x2x3x4 = 1; x2 = 0; x3 = x4 = 1
f(x1x2x3x4) = x1 [ Cкачайте файл, чтобы посмотреть картинку ]x1 [ Cкачайте файл, чтобы посмотреть картинку ]0 [ Cкачайте файл, чтобы посмотреть картинку ]0 = 1 Т.е. член x2x3x4 лишний.
испытаем 3 член: x1x2x4 ; x1 = 1; x2 = 0 x4 = 1
f(x1x2x3x4) = 0 [ Cкачайте файл, чтобы посмотреть картинку ]x3 [ Cкачайте файл, чтобы посмотреть картинку ]x3 [ Cкачайте файл, чтобы посмотреть картинку ]0 = 1 Т.е. член x1x2x4 лишний.
испытаем 4 член: x1x2x3 ; x1 = 1; x2 = x3 = 0
f(x1x2x3x4) = 0 [ Cкачайте файл, чтобы посмотреть картинку ]0 [ Cкачайте файл, чтобы посмотреть картинку ]x4 x4 = 1, Т.е. член x1x2x3 лишний.
испытаем 5 член: x2x3x4 ; x2 = x3 = x4 = 0
f(x1x2x3x4) = 0 [ Cкачайте файл, чтобы посмотреть картинку ]0 [ Cкачайте файл, чтобы посмотреть картинку ]0 [ Cкачайте файл, чтобы посмотреть картинку ]x1 = x1, Т.е. член x2x3x4 лишний.
Исключим одновременно члены 2, 3, 4
f = x1x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x2x3x4
Проверим значения f одновременно на тех наборах, на которых обращаются в единицу все отброшенные члены.
x2x3x4; x1x2x4; x1x2x3; => x1x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x2x3x4 x1x2x3
x2 = 0; x3 = x4 = 1 => f1 = x1 [ Cкачайте файл, чтобы посмотреть картинку ]0
x1 = 1; x2 = 0; x4 = 1 => f2 = 0 [ Cкачайте файл, чтобы посмотреть картинку ]0
x1 = 1; x2 = x3 = 0 => f3 = 0 [ Cкачайте файл, чтобы посмотреть картинку ]x4
т.е. видно, что во всей совокупности этого сделать нельзя
Исключим член x2x3x4, получим:
f(x1x2x3x4) = x1x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x2x3x4
Проверим, не являются ли в этом выражении лишними те члены, которые оказались лишними в исходном выражении, т.е.: x1x2x4 и x1x2x3.
проверим x1x2x4:
x1 = 1; x2 = 0; x4 = 1
f(x1x2x3x4) = 0 [ Cкачайте файл, чтобы посмотреть картинку ]x3 [ Cкачайте файл, чтобы посмотреть картинку ]0 = x3 т.е. член x1x2x4 не лишний
проверим x1x2x3:
x1 = 1; x2 = x3 = 0
f (x1x2x3x4) = 0 [ Cкачайте файл, чтобы посмотреть картинку ]x4 [ Cкачайте файл, чтобы посмотреть картинку ]x4 = 1, т.е. член x1x2x3 лишний,
Поэтому f(x1x2x3x4) = x1x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x4 [ Cкачайте файл, чтобы посмотреть картинку ]x2x3x4 - тупиковая форма.
Проверяя затем, начав с исключения третьего члена, получим другую тупиковую форму. Затем выберем из них минимальную.
Недостаток метода заключается в том, что при большом числе членов он становится громоздким, поскольку связан с перебором различных вариантов. Машинная реализация данного метода вследствие этого сложна. При автоматизации поиска минимальных форм метод практически не используется.
Метод Квайна – Мак – Класки
Основное неудобство метода Квайна состоит в том, что при поиске простых импликант необходимо производить попарные сравнения вначале всех конститутент единицы, затем полученных в результате склеивания произведений.
С целью упрощения этой процедуры Мак – Класки предложил алгоритм, существо которого сводится к следующему:
вводится понятие цифрового эквивалента для каждого произведения по следующему правилу: некоторому произведению ставится в соответствие цифровой эквивалент с использованием цифр 0 и 1 и – (прочерк). Переменной, входящей в произведение в прямом виде ставится в соответсвие единица (1), в инверсном – нуль (0), отсутствие переменной обозначается прочерком;
в любом произведении переменные располагаются только в одном порядке, а именно – по возрастанию индексов;
склейке подлежат только те произведения, в которых прочерки расположены соответственно, количество нулей (или единиц) отличается на единицу и они расположены так же соответственно.
Пример:
Произведению x1x2x4 для функции, зависящей от пяти переменных нужно поставить в соответствие следующий цифровой набор: x1x2x4: 11-0-
Приведем графическое изображение процесса поиска простых импликант для функции, представленной в следующей СДНФ:
f(x1x2x3x4) = x1x2x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3x4
запишем выражение функции в виде дизъюнкции цифровых эквивалентов:
f(x1x2x3x4) = 1101 [ Cкачайте файл, чтобы посмотреть картинку ]1010 [ Cкачайте файл, чтобы посмотреть картинку ]0101 [ Cкачайте файл, чтобы посмотреть картинку ]1000
При графическом способе отыскания простых импликант вначале все цифровые наборы разбивают на группы и располагают эти группы в следующем порядке: вначале идет группа цифровых эквивалентов, содержащих только нули (такой набор может быть один), затем следует группа с наборами, содержащими по одной единице, затем по две и т.д. Сравнением наборов соседних групп устанавливается возможность склейки, делается необходимая пометка и пишется результат склейки. Процесс продолжается до тех пор, пока возможны склейки. Все несклеенные наборы, а также конечные результаты склейки дают простые импликанты. Расшифровка полученных цифровых эквивалентов - очевидна.
Для нашего примера это выглядит так:
Цифровые эквиваленты конституенты единицы
Отметки о склейке
Результат склейки
Отметки о склейке

1000
*
10-0
-

0101
*



1010
*
-101
-

1101
*



Итак, простые импликанты:
10-0 и -101, т.е. f(x1x2x3x4) = x1x2x4 [ Cкачайте файл, чтобы посмотреть картинку ]x2x3x4
Метод импликантных матриц
Для поиска минимальной формы функции пользуются методом импликантных матриц. Существо метода заключается в следующем: составляется импликантная матрица, колонки которой именуются конституентами единицы, а строки – простыми импликантами. Затем находится минимальное покрытие всех конституент единицы простейшими импликантами. При этом ищется такая минимальная совокупность простых импликант, которые совместно покрывают все конституенты единицы исходной функции. Факт покрытия отмечается в клетке матрицы символом * (звездочка) в случае, когда импликанта покрывает соответствующую конституенту (является ее собственной частью). Из всех простых импликант выбираются вначале только такие, которые только одни покрывают конституенты единицы (в колонке матрицы только один символ покрытия), затем производится перебор.
Пример:
Простые импликанты
Конституенты единицы


A
B
C
D
E
F

r
*


*
*


p
*
*


*


q


*

*


m


*




n
*




*

Из матрицы видно, что в минимальную форму функции обязательно войдут импликанты n (покрывает конституенту F), импликанта r (покрывает конституенту D). То же справедливо отностительно импликанты p. Что касается остальных, то нужно выбрать минимальную совокупность.
Итак:
f1min = n [ Cкачайте файл, чтобы посмотреть картинку ] r [ Cкачайте файл, чтобы посмотреть картинку ] p [ Cкачайте файл, чтобы посмотреть картинку ] q
f2min = n [ Cкачайте файл, чтобы посмотреть картинку ] r [ Cкачайте файл, чтобы посмотреть картинку ] p [ Cкачайте файл, чтобы посмотреть картинку ] m
Т.е. данная функция имеет две одинаково минимальные формы.
Замечание: важным обстоятельством, усложняющим минимизацию функций, является присутствие перебора различных вариантов при поиске оптимального покрытия.
Минимизирующие диаграммы
Этот метод графической минимизации был изложен Карно, который ввел в употребление специальные карты. Эти карты позволяют для функции, зависящей от небольшого числа аргументов (до пяти - шести) находить результаты всех возможных склеек. Карты впоследствии были усовершенствованы Вейчем, а сам метод иногда именуется как метод минимизации с помощью диаграмм Вейча.
Рассмотрим существо способа для функций, зависящих от 2, 3 и 4-х переменных.
Функции 2-х переменных
[ Cкачайте файл, чтобы посмотреть картинку ]
Диаграмма – матрица, столбцам и строкам которой приписывается смысл переменных, входящих в функцию в прямом или инверсном виде.
В клетках матрицы ставится произведение, образованное из букв, которыми названы строки и столбцы матрицы.
Обратим внимание на то, что данная матрица сразу указывает на возможную склейку произведений, входящих в выражение функции.
Так склейке подлежат все произведения, расположенные в соседних по вертикали и горизонтали клетках.
xy склеивается с xy и с xy;
xy склеивается с xy и с xy;
xy склеивается с xy и с xy;
xyсклеивается с xy и с xy;
Более того, эта же диаграмма дает и результат склейки: это название или строки, или столбца. При минимизации по данному методу заполняется диаграмма функции 2-х переменных по следующему правилу: если то или иное произведение входит в СДНФ функции, то в соответствующую ему клетку диаграммы ставится единица, и нуль – в противном случае. Если в диаграмме находится хотя бы две соседние единицы, то это означает, что два произведения склеиваются, а результатом склейки является произведение (в данном случае из одной буквы), именем которого названа данная строка или столбец.
Пример:
f(x,y) = xy [ Cкачайте файл, чтобы посмотреть картинку ]xy [ Cкачайте файл, чтобы посмотреть картинку ]xy
[ Cкачайте файл, чтобы посмотреть картинку ]
Выделим в диаграмме соседние единицы, и результат склейки дает минимальную форму функции: fmin(x,y) = x [ Cкачайте файл, чтобы посмотреть картинку ]y
Заметим, что результатом склейки является результат покрытия конституент единицы исходной функции простыми импликантами. В данном случае переменными, которыми названы строки и столбцы диаграммы.
Функции 3-х переменных
Для минимизации функций, зависящих от трех переменных, применяется следующая диаграмма:
[ Cкачайте файл, чтобы посмотреть картинку ]
Из диаграммы видно, что склейке подлежат все произведения, расположенные в соседних клетках, а также в клетках, расположенных на краях диаграммы. Результат склейки – есть произведения, содержащее на одну букву меньше. Видно также, что возможна и дальнейшая склейка, однако уже между произведениями, расположенными во взаимно перпендикулярном направлении.
Рассмотрим, например, левую половину диаграммы:
x1x2x3
x1x2x3

x1x2x3
x1x2x3

Склеим попарно произведения, стоящие в строках:
x1x2
x1x2

x1x2
x1x2

Теперь видим, что можно произвести дальшейшую склейку, но произведений, стоящих в столбцах матрицы:
x2
x2

x2
x2

Как видно, результат склейки – произведение x2. Именно эта переменная покрывает все четыре конституенты единицы СДНФ функции.
Подобное же утверждение справедливо и для конституент, расположенных в строках и столбцах диаграммы по краям таблицы.
Таким образом, при поиске минимальной формы необходимо считать левый край таблицы склеенным с правым. Говорят, что для наглядности можно условно данную диаграмму представить нанесенной на поверхность цилиндра.
Пример:
f(x1x2x3) = x1x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3
[ Cкачайте файл, чтобы посмотреть картинку ]
fmin(x1x2x3) = x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2
Видим, что две единицы, соответствующие конституентам x1x2x3 и x1x2x3, покрываются произведением x1x2.

[ Cкачайте файл, чтобы посмотреть картинку ]


Функции 4-х переменных
Для функций 4-х переменных применяются диаграммы следующего вида:
[ Cкачайте файл, чтобы посмотреть картинку ]
Все, что было сказано относительно функций 2-х, 3-х переменных справедливо и в данном случае. Но данная диаграмма обладает дополнительной особенностью: при поиске минимальной формы функции необходимо считать склееными правый край с левым и верхний с нижним.
Говорят, что для удобства целесообразно считать данную диаграмму написанной на поверхность тора.
Пример:
f(x1,x2,x3,x4) = x1x2x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3x4
Составим диаграмму:
[ Cкачайте файл, чтобы посмотреть картинку ]
fmin(x1,x2,x3,x4) = x1x4 [ Cкачайте файл, чтобы посмотреть картинку ]x3x4
Заметим, что на основании свойства диаграммы четыре единицы, стоящие в угловых клетках диаграммы соответствуют конституентам, которые склеиваются между собой.
Итак, дадим формализированное описание метода.
Опредение. Правильной конфигурацией ранга К называется совокупность единиц (нулей), образующая прямоугольник площадью 2к.
Для минимизации функции, зависящей от n аргументов, отыскиваются правильные конфигурации вначале n-1 ранга, затем n-2 ранга и т.д.
Далее определяется накрытие найденных правильных конфигураций совместной проекцией соответствующих строк и столбцов, которая выделяет данную правильную конфигурацию.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 4.1.  Определение правильных конфигураций
C– правильная конфигурация
A,B,D– проекции конфигурации
А*В– результат склеек
Свойства диаграмм Вейча
С помощью диаграмм Вейча можно находить:
минимальную форму по СКНФ
минимальную форму по ДНФ и КНФ функции
все одинаково минимальные формы
минимальную форму неполностью определенных функций.
Пусть f(x1x2x3) задана не в виде СДНФ, а в ДНФ:
f(x1x2x3) = x1x2 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2
Заполним соответствующую диаграмму:
[ Cкачайте файл, чтобы посмотреть картинку ]
Так как x1x2 = x1x2 (x3 [ Cкачайте файл, чтобы посмотреть картинку ]x3) = x1x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3, то в соответствующие клетки диаграммы поставлены единицы.
Поэтому: fmin(x1,x2,x3) = x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2
Преимущество метода: простота и наглядность для небольшого числа аргументов.
Недостатки: неприменяемость метода для большого числа аргументов (> 6) вследствие сложности диаграмм и потери наглядности.
5. Лекция: Минимизация неполностью определенных функций

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

В лекции представлена минимизация неполностью определенных функций, дан синтез функций в базисах штрих Шеффера и стрелка Пирса, даны подходы к минимизации конъюнктивных форм.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Очень часто, если не в большинстве случаев, работа конкретного устройства описывается с помощью неполностью определенной функции, так как некоторые комбинации входных сигналов не подаются или являются запрещенными.
Определение. Неполностью определенной функцией является такая переключательная функция, значения которой на некоторых наборах аргументов могут быть произвольными (т.е. равными "0" или "1").
Определение. Пусть функция f(x1,x2,...xn) не определена на "р" наборах аргументов. Тогда полностью определенную функцию [ Cкачайте файл, чтобы посмотреть картинку ](x1,x2,...xn) будем считать эквивалентной к f(x1,x2,...xn), если ее значения на тех наборах, на которых f(x1,x2,...xn) определена, совпадают.
Очевидно, существует 2р различных функций, эквивалентных f(x1,x2,...xn).
Задача минимизации f(x1,x2,...xn) состоит в выборе такой эквивалентной [ Cкачайте файл, чтобы посмотреть картинку ](x1,x2,...xn), которая имеет простейшую форму.
Введем две вспомогательные эквивалентные функции [ Cкачайте файл, чтобы посмотреть картинку ]0(x1,x2,...xn), [ Cкачайте файл, чтобы посмотреть картинку ]1(x1,x2,...xn), которые принимают на запрещенных наборах аргументов значения 0 и 1 соответственно.
ТЕОРЕМА. МДНФ неполностью определенной f(x1,x2,...xn) совпадает с дизъюнкцией самых коротких импликант [ Cкачайте файл, чтобы посмотреть картинку ]1(x1,x2,...xn), которые совместно накрывают все конституенты единицы [ Cкачайте файл, чтобы посмотреть картинку ]0(x1,x2,...xn), и ни одна из которых не является лишней.
Пример:
Пусть задана f(x1,x2,...xn) в виде следующей таблицы:
f(x1,x2,...xn)
1
-
-
-
0
1
0
0
1
0
-
0
1
-
-
1

Числовые эквиваленты наборов
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

Тогда
[ Cкачайте файл, чтобы посмотреть картинку ]0(x1x2x3x4) = 0 [ Cкачайте файл, чтобы посмотреть картинку ]5 [ Cкачайте файл, чтобы посмотреть картинку ]8 [ Cкачайте файл, чтобы посмотреть картинку ]12 [ Cкачайте файл, чтобы посмотреть картинку ]15 = x1x2x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3x4 = 0000 [ Cкачайте файл, чтобы посмотреть картинку ]0101 [ Cкачайте файл, чтобы посмотреть картинку ]1000 [ Cкачайте файл, чтобы посмотреть картинку ]1100 [ Cкачайте файл, чтобы посмотреть картинку ]1111,
а
[ Cкачайте файл, чтобы посмотреть картинку ]1(x1x2x3x4) = 0 [ Cкачайте файл, чтобы посмотреть картинку ]1 [ Cкачайте файл, чтобы посмотреть картинку ]2 [ Cкачайте файл, чтобы посмотреть картинку ]3 [ Cкачайте файл, чтобы посмотреть картинку ]5 [ Cкачайте файл, чтобы посмотреть картинку ]8 [ Cкачайте файл, чтобы посмотреть картинку ]10 [ Cкачайте файл, чтобы посмотреть картинку ]12 [ Cкачайте файл, чтобы посмотреть картинку ]13 [ Cкачайте файл, чтобы посмотреть картинку ]14 [ Cкачайте файл, чтобы посмотреть картинку ]15 = 0000 [ Cкачайте файл, чтобы посмотреть картинку ]0001 [ Cкачайте файл, чтобы посмотреть картинку ]0010 [ Cкачайте файл, чтобы посмотреть картинку ]0011 [ Cкачайте файл, чтобы посмотреть картинку ]0101 [ Cкачайте файл, чтобы посмотреть картинку ]1000 [ Cкачайте файл, чтобы посмотреть картинку ]1010 [ Cкачайте файл, чтобы посмотреть картинку ]1100 [ Cкачайте файл, чтобы посмотреть картинку ]1101 [ Cкачайте файл, чтобы посмотреть картинку ]1110 [ Cкачайте файл, чтобы посмотреть картинку ]1111
Найдем простые импликанты [ Cкачайте файл, чтобы посмотреть картинку ]1(x1x2x3x4)
Конституенты единицы [ Cкачайте файл, чтобы посмотреть картинку ]1
Отметки о склейке
Импликанты
Отметки о склейке
Импликанты

0000
*

000-
00-0
-000
*
00- -
00- -
-0-0

0001
0010
1000
*

*



*

*



*

00-1
0-01
001-
-010
1-00
*


0011
0101
1010
1100
*

-



*

*
1- -0


*

*



*

*



1101
1110


*

-101
1-10
110-
11-0
-





*




*

-
11- -




-


1111
*
111-
*


Простые импликанты [ Cкачайте файл, чтобы посмотреть картинку ]1(x1x2x3x4)
[ Cкачайте файл, чтобы посмотреть картинку ]1(x1x2x3x4) = 0-01 [ Cкачайте файл, чтобы посмотреть картинку ]-101 [ Cкачайте файл, чтобы посмотреть картинку ]110- [ Cкачайте файл, чтобы посмотреть картинку ]11-0 [ Cкачайте файл, чтобы посмотреть картинку ]00- - [ Cкачайте файл, чтобы посмотреть картинку ]-0-0 [ Cкачайте файл, чтобы посмотреть картинку ]1- -0 [ Cкачайте файл, чтобы посмотреть картинку ]11- -
Построим импликантную матрицу.
Конституенты единицы[ Cкачайте файл, чтобы посмотреть картинку ]0
0000
0101
1000
1100
1111

Простые импликанты [ Cкачайте файл, чтобы посмотреть картинку ]1






0-01

+




-101

+




110-



+


11-0



+


00--
+





-0-0
+

+



1--0


+
+


11--



+
+

Выполним оптимальное покрытие конституент единицы [ Cкачайте файл, чтобы посмотреть картинку ]0 простыми импликантами [ Cкачайте файл, чтобы посмотреть картинку ]1 и получаем минимальную форму функции f(x1x2 x3 x4)
f1min(x1x2 x3 x4) = 11- - [ Cкачайте файл, чтобы посмотреть картинку ]-0-0 [ Cкачайте файл, чтобы посмотреть картинку ]-101 = x1x2 [ Cкачайте файл, чтобы посмотреть картинку ]x2x4 [ Cкачайте файл, чтобы посмотреть картинку ]x2x3x4
f2min(x1x2 x3 x4) = 11- - [ Cкачайте файл, чтобы посмотреть картинку ]-0-0 [ Cкачайте файл, чтобы посмотреть картинку ]0-01 = x1x2 [ Cкачайте файл, чтобы посмотреть картинку ]x2x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x3x4
Минимизация с помощью диаграмм Вейча неполностью определенных функций в наглядной и удобной форме позволяет отыскать минимальные формы.
Пример:
Рассмотрим функцию f(x1x2 x3 x4) и найдем ее минимальную форму. Заполнить диаграмму Вейча по следующим правилам: в клетки диаграммы поставим единицы, которые соответствуют конституентам единицы, нули – для отсутствующих конституент и символ неопределенности – "*" (звездочка) – в остальные.
[ Cкачайте файл, чтобы посмотреть картинку ]
Видно, что в клетки для конституент: x1x2x3x4, x1x2x3x4, x1x2x3x4 целесообразно "поставить" единицы вместо символов неопределенности, так как в этом случае образуется правильная конфигурация 2-го ранга, которая покрывается произведением x2x3.
Аналогично и в клетку x1x2x3x4 нужно "поставить" единицу.
Итак, fmin(x1x2 x3 x4) = x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1x4 [ Cкачайте файл, чтобы посмотреть картинку ]x3x4 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2.
Замечание. Все, что было сказано относительно минимизации функции, представленной в СДНФ или ДНФ справедливо для функции, заданной в СКНФ или КНФ.
В этом случае необходимо отыскивать правильные конфигурации, образованные нулями.


Синтез переключательных функций в одноэлементном базисе
Операция (стрелка) Пирса
f8(x1,x2)
x1
0
0
1
1

x2
0
1
0
1

f8
1
0
0
0

Эту функцию можем представить, записав по "единицам":
f8(x1,x2) = x1x2 = x1[ Cкачайте файл, чтобы посмотреть картинку ]x2
или
x1[ Cкачайте файл, чтобы посмотреть картинку ]x2 = x1x2
На основе принципа суперпозиции:
f(x1,x2,...xn) = x1[ Cкачайте файл, чтобы посмотреть картинку ]x2[ Cкачайте файл, чтобы посмотреть картинку ]x3[ Cкачайте файл, чтобы посмотреть картинку ]. . . [ Cкачайте файл, чтобы посмотреть картинку ]xn = x1x2x3 . . .xn
Применяя правило де Моргана:
x1[ Cкачайте файл, чтобы посмотреть картинку ]x2[ Cкачайте файл, чтобы посмотреть картинку ]x3[ Cкачайте файл, чтобы посмотреть картинку ]. . .[ Cкачайте файл, чтобы посмотреть картинку ]xn = x1x2x3 . . .xn = x1 [ Cкачайте файл, чтобы посмотреть картинку ]x2 [ Cкачайте файл, чтобы посмотреть картинку ]x3 [ Cкачайте файл, чтобы посмотреть картинку ]. . .[ Cкачайте файл, чтобы посмотреть картинку ] xn
или:
x1[ Cкачайте файл, чтобы посмотреть картинку ]x2[ Cкачайте файл, чтобы посмотреть картинку ]x3[ Cкачайте файл, чтобы посмотреть картинку ]. . .[ Cкачайте файл, чтобы посмотреть картинку ]xn = x1 [ Cкачайте файл, чтобы посмотреть картинку ]x2 [ Cкачайте файл, чтобы посмотреть картинку ]x3 [ Cкачайте файл, чтобы посмотреть картинку ]. . .[ Cкачайте файл, чтобы посмотреть картинку ] xn
т.е.
x1[ Cкачайте файл, чтобы посмотреть картинку ]x2[ Cкачайте файл, чтобы посмотреть картинку ]x3[ Cкачайте файл, чтобы посмотреть картинку ]. . .[ Cкачайте файл, чтобы посмотреть картинку ]xn = x1 [ Cкачайте файл, чтобы посмотреть картинку ]x2 [ Cкачайте файл, чтобы посмотреть картинку ]x3 [ Cкачайте файл, чтобы посмотреть картинку ]. . . [ Cкачайте файл, чтобы посмотреть картинку ]xn
Рассмотрим некоторые соотношения для операции Пирса:
x[ Cкачайте файл, чтобы посмотреть картинку ]x = xx = x
x1[ Cкачайте файл, чтобы посмотреть картинку ]x2 = x1x2 = x2x1 = x2[ Cкачайте файл, чтобы посмотреть картинку ]x1
x1[ Cкачайте файл, чтобы посмотреть картинку ]x2[ Cкачайте файл, чтобы посмотреть картинку ]x3 = (x1x2)[ Cкачайте файл, чтобы посмотреть картинку ]x3 = x1x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1[ Cкачайте файл, чтобы посмотреть картинку ](x2x3),
т.е. операция Пирса не обладает свойством ассоциативности
x1[ Cкачайте файл, чтобы посмотреть картинку ]x2[ Cкачайте файл, чтобы посмотреть картинку ]x3 = (x1[ Cкачайте файл, чтобы посмотреть картинку ]x2)[ Cкачайте файл, чтобы посмотреть картинку ]x3 = x1[ Cкачайте файл, чтобы посмотреть картинку ](x2[ Cкачайте файл, чтобы посмотреть картинку ]x3)
x1[ Cкачайте файл, чтобы посмотреть картинку ]x2[ Cкачайте файл, чтобы посмотреть картинку ]x3[ Cкачайте файл, чтобы посмотреть картинку ]x4 = (x1[ Cкачайте файл, чтобы посмотреть картинку ]x2)[ Cкачайте файл, чтобы посмотреть картинку ](x3[ Cкачайте файл, чтобы посмотреть картинку ]x4)
При этом порядок выполнения операций в формулах, где есть операции Пирса такой:
раскрываются скобки
выполняются операции инверсии
выполняются операции Пирса
Синтез логических функций в базисе Пирса удобно производить, имея запись функции в КНФ.
Допустим, что ФАЛ задана в конъюктивной форме
f = Q1Q2Q3 . . . Qn
Подставим член Qi в виде:
Qi = (xr [ Cкачайте файл, чтобы посмотреть картинку ]xp [ Cкачайте файл, чтобы посмотреть картинку ]xq [ Cкачайте файл, чтобы посмотреть картинку ]. . . [ Cкачайте файл, чтобы посмотреть картинку ]xw [ Cкачайте файл, чтобы посмотреть картинку ]xf [ Cкачайте файл, чтобы посмотреть картинку ]xe [ Cкачайте файл, чтобы посмотреть картинку ]. . . [ Cкачайте файл, чтобы посмотреть картинку ]xz)
Возьмем двойное отрицание от обеих частей этого равенства, применив правило де Моргана
Qi = (xr [ Cкачайте файл, чтобы посмотреть картинку ]xp [ Cкачайте файл, чтобы посмотреть картинку ]xq [ Cкачайте файл, чтобы посмотреть картинку ]. . . [ Cкачайте файл, чтобы посмотреть картинку ]xw [ Cкачайте файл, чтобы посмотреть картинку ]xf [ Cкачайте файл, чтобы посмотреть картинку ]xe [ Cкачайте файл, чтобы посмотреть картинку ]. . . [ Cкачайте файл, чтобы посмотреть картинку ]xz) = (xr * xp * xq * . . . [ Cкачайте файл, чтобы посмотреть картинку ]xw * xf * xe * . . . * xz)
Применяя соотношение, полученное на основе принципа суперпозиции:
Qi = (xr[ Cкачайте файл, чтобы посмотреть картинку ]xp[ Cкачайте файл, чтобы посмотреть картинку ]xq[ Cкачайте файл, чтобы посмотреть картинку ]. . .[ Cкачайте файл, чтобы посмотреть картинку ]xw[ Cкачайте файл, чтобы посмотреть картинку ]xf[ Cкачайте файл, чтобы посмотреть картинку ] xe[ Cкачайте файл, чтобы посмотреть картинку ]. . .[ Cкачайте файл, чтобы посмотреть картинку ]xz)
Или, применяя это преобразование к исходной форме, получим:
f = Q1[ Cкачайте файл, чтобы посмотреть картинку ]Q2[ Cкачайте файл, чтобы посмотреть картинку ]Q3[ Cкачайте файл, чтобы посмотреть картинку ]. . .[ Cкачайте файл, чтобы посмотреть картинку ]Qn
Итак: чтобы от КНФ перейти к базису Пирса и инверсии необходимо:
заменить операции дизъюнкции операциями Пирса
заменить операции конъюнкции операциями Пирса
заключить в скобки все те группы букв, которые соответсвуют конъюнктивным членам.
Пример:
f(x1x2 x3) = (x1 [ Cкачайте файл, чтобы посмотреть картинку ]x2 [ Cкачайте файл, чтобы посмотреть картинку ]x3) (x1 [ Cкачайте файл, чтобы посмотреть картинку ]x4) (x2 [ Cкачайте файл, чтобы посмотреть картинку ]x4) = (x1[ Cкачайте файл, чтобы посмотреть картинку ]x2[ Cкачайте файл, чтобы посмотреть картинку ]x3)[ Cкачайте файл, чтобы посмотреть картинку ](x1[ Cкачайте файл, чтобы посмотреть картинку ]x4) (x2[ Cкачайте файл, чтобы посмотреть картинку ]x4)
Замечание. Так как в этих произведениях число букв не увеличивается, и если исходная форма функции была минимальной, то вновь полученная также будет минимальной (в действительности дело обстоит сложнее, поскольку мы рассматриваем не базис "[ Cкачайте файл, чтобы посмотреть картинку ]", а другой, то есть "[ Cкачайте файл, чтобы посмотреть картинку ]" и "-" - операцию Пирса и инверсию).
Принципиально можно избавиться от отрицаний, применив соотношение: xi = xi[ Cкачайте файл, чтобы посмотреть картинку ]xi, но тогда нельзя будет утверждать, что полученная форма будет минимальной!
Операция штрих Шеффера
x1
0
0
1
1

x2
0
1
0
1

f14
1
1
1
0

Заметим, что эта функция дуальна по отношению к f8, поэтому все свойства являются по существу дуально вытекающими из рассмотренных.
f14 (x1,x2) = x1 [ Cкачайте файл, чтобы посмотреть картинку ]x2 (запись функций по нулям)
x1 | x2 = x1 [ Cкачайте файл, чтобы посмотреть картинку ]x2 = x1 [ Cкачайте файл, чтобы посмотреть картинку ]x2 = x1x2 = x1 x2
на основе принципа суперпозиции:
x1 | x2 | . . . | xn = x1x2...xn
Рассмотрим некоторые эквивалентности:
x | x = x [ Cкачайте файл, чтобы посмотреть картинку ]x = x
x1 | x2 | x3 = (x1 x2)| x3 = x1| (x2 x3)
x1 | x2 | x3| x4 = (x1 x2)| (x3 x4)
Сформулируем правила перехода от ДНФ функции к выражению с использованием операции "Штрих Шеффера".
заменить все операции дизъюнкции на операции Шеффера
заменить все операции конъюнкции на операции Шеффера
группы букв, которые соответствуют дизъюнктивным членам, заключить в скобки.
Пример:
f(x1x2 x3) = x1x2 x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3 = = (x1|x2|x3)|(x1|x2)|(x1|x2|x3)
То же самое можно утверждать относительно минимальной формы.
В заключение необходимо отметить, что в настоящее время вопросы синтеза функций в одноэлементном базисе приобретают большое значение, так как соответствующие элементы используют операцию Пирса и Шеффера. Однако в полной мере теоретически методы синтеза разработаны не столь детально, как это сделано в базисе "и", "или", "инверсия".
Минимальные конъюнктивные нормальные формы
Как было отмечено, для получения минимальной формы функции нужно построить как МДНФ так и МКНФ.
Рассмотрим построение МКНФ.
В основном методы получения МКНФ аналогичны методам получения МДНФ и поэтому сформулируем лишь правила получения МКНФ:
Представить ФАЛ в СКНФ. Если она задана таблицей, то произвести запись функции по нулям, как это было сформулировано ранее. Если дана СДНФ, то из нее легко получить СКНФ:
f(x1x2x3) = x1x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3 [ Cкачайте файл, чтобы посмотреть картинку ]x1x2x3 = (x1[ Cкачайте файл, чтобы посмотреть картинку ]x2[ Cкачайте файл, чтобы посмотреть картинку ]x3) (x1[ Cкачайте файл, чтобы посмотреть картинку ]x2[ Cкачайте файл, чтобы посмотреть картинку ]x3) (x1[ Cкачайте файл, чтобы посмотреть картинку ]x2[ Cкачайте файл, чтобы посмотреть картинку ]x3),
т.е. нужно функцию представить в виде конъюнкции недостающего числа дизъюктивных членов с соответсвенно расставлеными отрицаниями.
При задании функции в произвольной конъюктивной форме, применяя
формулы развертывания:
x = (x[ Cкачайте файл, чтобы посмотреть картинку ]y)(x[ Cкачайте файл, чтобы посмотреть картинку ]y) = xx[ Cкачайте файл, чтобы посмотреть картинку ]xy[ Cкачайте файл, чтобы посмотреть картинку ]yx[ Cкачайте файл, чтобы посмотреть картинку ]yy (x[ Cкачайте файл, чтобы посмотреть картинку ]y) = (x[ Cкачайте файл, чтобы посмотреть картинку ]y[ Cкачайте файл, чтобы посмотреть картинку ]z)(x[ Cкачайте файл, чтобы посмотреть картинку ]y[ Cкачайте файл, чтобы посмотреть картинку ]z)
. . . . . . . . . . . .,
получить СКНФ.
Выполнить все операции неполного склеивания:
(x[ Cкачайте файл, чтобы посмотреть картинку ]y)(x[ Cкачайте файл, чтобы посмотреть картинку ]y) = x(x[ Cкачайте файл, чтобы посмотреть картинку ]y)(x[ Cкачайте файл, чтобы посмотреть картинку ]y)
и поглощения: x(x[ Cкачайте файл, чтобы посмотреть картинку ]y) = x, получить сокращенную КНФ.
Применить любой из методов минимизации: испытание членов, диаграммы Вейча, метод импликантных матриц.
При выполнении метода испытания членов необходимо каждый конъюктивный член приравнять нулю. Найти значения аргументов, которые обращают его в нуль, удалить его из выражения функции и найти значение функции при найденных значениях аргументов. Если функция обратится в нуль, то конъюктивный член является лишним.
По возможности отбросить одновременно несколько членов, поступить как и при минимизации функции ДНФ.
При использовании диаграмм Вейча ищутся правильные конфигурации, образованные нулями.
При применении метода импликантных матриц поступают как и в случае ДНФ, только колонкам присваивают имена конституент "0" функции, записанной в СКНФ, а горизонтальным рядам – простых импликант. Далее ищут оптимальное покрытие.
6. Лекция: Арифметические основы

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

В лекции описаны системы счисления, представлена методика выбора системы счисления, даны правила перевода чисел из одной системы счисления в другую.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

В данном разделе курса рассматриваются способы представления чисел в ЭВМ, методы выполнения арифметических операций, которые отличны от методов, получивших широкое распространение на практике.
Как известно, еще в 19 веке производство операций над числами, содержащими много разрядов, представлялось сложной задачей, решить которую могли только профессионалы. Именно в это время были разработаны основные правила выполнения операций над многозначными числами узбекским математиком Аль-Хорезми. Общие закономерности, по которым строились эти правила, впоследствии получили название АЛГОРИТМА. Они настолько широко вошли в жизнь, что, производя эти операции над многозначными числами, мы не задумываемся над тем, что выполняем строгую систему правил.
Система счисления.
Способ представления изображения произвольных чисел с помощью некоторого конечного множества символов назовем системой счисления.
В повседневной практике мы пользуемся, как правило, десятичной системой счисления. Ответ на вопрос: " Почему именно эта система счета получила наибольшее распространение? " - сейчас дать затруднительно. В литературе, как правило, в качестве обоснования приводится тот факт, что на руках человека - в сумме 10 пальцев. Вряд ли это обоснование можно принимать всерьез. На практике мы сталкиваемся и с более сложными, в частности, со смешанными системами. Например, система счета времени, где за единицу принята секунда, минута, час, сутки, неделя, месяц, год. Или система счета денег, до недавнего времени применявшаяся в Англии (пенс, шиллинг, фунт):
12п = 1ш, 20ш = 1ф.
Или еще более интересная - римская система счета, которая исользует символы: I - 1, V - 5, X - 10, L - 50, C - 100, D - 500, M - 1000.
Эта система является особой и применяется редко (циферблат, архитектура, история и т.д.)
Системы счисления принято делить на:
Позиционные.
Непозиционные.
Символические.
Начнем с последних. В этих системах каждому числу ставится в соответствие свой символ. Эти системы не находят широкого применения в силу естественной их ограниченности (алхимия, кодированные сообщения) -бесчисленного множества символов, которое требуется для изображения всех возможных чисел. Поэтому эти системы из рассмотрения опустим.
Позиционные системы счисления.
Само название этих систем указывает на связь значимости числа и его изображения от позиции.
Позиция - некоторое место, в котором может быть представлен лишь один символ.
Примером позиционной системы счисления является десятичная система.
В этой системе число представляется в виде полинома "n" степени, а изображается совокупностью некоторых символов, каждый из которых имеет различный вес в зависимости от позиции, которую он занимает.
a4a3a2a1 - число; a1, a2, a3, a4 - символы.
Всем позициям приписывается различный вес, который чаще всего выбирается как целая степень основания системы.
Основание системы счисления - число, которое является мощностью множества различных символов, допустимых в каждой позиции числа.
Так для десятичной системы допускаемыми являются символы: 0, 1, 2, 3,..., 9.
Обозначим через "p" основание системы счисления. Тогда веса позиций числа могут быть представлены так:
... p3 p2 p1 p0.
Само число, изображение которого имеет вид, например, a4a3a2a1 может быть представлено так:
a0p0 + a1p1 + a2p2 + a3p3 - это развернутая запись числа в позиционной системе.
Например:
97310 = 3*100 + 7*101 + 9*102 = 3 + 70 + 900.
В отличие от системы счета времени, десятичная система является однородной, т.е. одних и тех же десятичных символов достаточно, чтобы изобразить любое число. В то время как в смешанных системах нужно придумывать все новые и новые символы для того, чтобы изобразить следующее по величине число.
Таким образом, однородность - одно из важных свойств позиционных систем.
Любое число X в позиционной системе счисления можно представить в виде:
n
X = ±pm
· aip-i,
i=1
где
m - число позиций или разрядов, отведенное для изображения целой части числа.
n - общее число разрядов в числе.
ai - любой допустимый символ в разряде, т.е. ai = {0, 1, 2,..., p-1}.
p - основание системы счисления.
Например:
- 961,13 = - (9*102 + 6*101 + 1*100 + 1*10-1 + 3*10-2).
Заметим, что число, равное основанию системы счисления, т.е. "p", в самой системе с основанием "p" записывается только в двух позициях (разрядах), а именно так:
pp = 10p
Заметим также, что разделение числа на две части - дробную и целую - имеет смысл лишь в позиционных системах.
Заметим, что основание системы для представления числа мы можем выбрать произвольное. Такой же произвол мы можем допустить и в назначении весов разрядов. Однако наиболее целесообразно считать его, как и в десятичной системе, естественным, т.е. ввести в качестве степеней основания числа натурального ряда:
... +3, +2, +1, 0, -1, -2, -3 ...


Выбор системы счисления.
Возникает естественный вопрос, является ли общепринятая система счисления с основанием 10 оптимальной? Если да, то с каких позиций? Вопрос заслуживает внимания, т.к. одна из первых ВМ (ENIAC) использовала именно десятеричную систему.
Прямой и однозначный ответ на этот вопрос невозможен. Можно дать много различных ответов и все они будут справедливы лишь для каких-то определенных условий.
Введя общее представление числа в позиционной системе, мы усомнились в достоинствах десятеричной не потому, что она вдруг проявила свои отрицательные качества, а потому что ее преимущества явны лишь при ручных методах счета. Нас же интересуют, прежде всего, такие системы счисления, которые будут удобны и экономичны при автоматических вычислениях с помощью ЭВМ. Мы должны также помнить, что необходимо для этого иметь саму ЭВМ.
Покажем, что десятеричная система не устарела. Например, для производства экономичных расчетов обычно приходится иметь дело с очень большими объемами числовой информации. Тогда с введением новой системы пришлось бы воспользоваться следующей цепочкой действий:
[ Cкачайте файл, чтобы посмотреть картинку ]
Т.е. нужно было бы из десятеричной системы перевести информацию в "p"-систему, произвести над ней необходимые операции в системе "p", затем снова сделать, но обратный перевод из "p"-системы в десятеричную, т.к. отказ от десятеричной системы потребовал бы и устранения первого этапа.
Если преобразование из десятеричной системы в "p"-систему требует не слишком много времени, в то же время, если выполнение функции F будет в системе "p" сделано много быстрее, то тогда эта цепочка действий будет оправданной.
Но для экономической информации характерно то, что очень несложные операции нужно производить всякий раз над большим объемом исходных данных. Так что в данном случае вряд ли целесообразно переходить к новой системе. Это и является объяснением того факта, что в настоящее время значительное число ЭВМ строится именно в десятеричной системе счисления.
Однако ЭВМ предназначены не только для выполнения экономических расчетов. В большинстве случаев неэкономических применений ЭВМ имеют дело с задачами, в которых общий объем исходных данных невелик, но общее число необходимых операций огромно. Именно для такого рода применений рассмотренная последовательность действий может оказаться выгодной.
Очевидно, что можно, не сужая области применения ЭВМ, задаться величиной некоторого самого большого числа. Пусть это будет число M. Воспользуемся позиционной системой счисления с основанием "p", и тогда потребуется "n" разрядов, чтобы представить все M чисел:
M = pn - 1 ( от 0 до pn - 1 )

M
· pn

logpM = n*logpp, где logpp = 1, тогда n = logpM.
Оборудование, которое нужно для хранения любого числа от 0 до M пропорционально произведению основания системы счисления на количество разрядов.
Таким образом, при заданном числе M количество цифроразрядов при основании "p":
p*n = p* logpM, (6.1)
где:
цифроразряд - эквивалент оборудования,
p*n - число устойчивых состояний элемента памяти,
n - число разрядов в числе.
Рассмотрим пример:
Пусть есть 24 цифроразряда.
Основание p.
Возможное число цифроразрядов.
Наибольшее число M.

2
2*12
1*1*...*12 = 409510
\________/
12

3
3*8
2*2*...*23 = 656010
\________/
8

4
4*6
3*3*...*34 = 409510
\________/
6

6
6*4
5*5*5*56 = 129510
\______/
4

8
8*3
7*7*78 = 51110
\____/
3

Количество цифроразрядов говорит как о величине оборудования, так является характеристикой быстродействия. Как увидим позже, в позиционной системе счисления времена выполнения операций могут быть выражены через количество разрядов в числе.
Считаем "p" - величиной непрерывной. Находим производную от (6.1) по величине "p". Берем вторую производную по "p". Увидим, что первая производная обращается в нуль, а вторая - больше нуля при p = e. Т.е. получаем минимум при p = e.
Таким образом, оптимальной по оборудованию и быстродействию является система с основанием е.
Но е = 2,718...
Поэтому оптимальной является система с основанием р = 3.
Построим функцию, характеризующую отношение оборудования в системе с основанием "p" относительно системы с основанием "2".
p
2
3
4
5
6
7
8
9
10

f(p)
1,000
0,946
1,000
1,078
1,148
1,247
1,333
1,420
1,595

Т.е. 10-я система является более чем в 1,5 раза неэкономичной по отношению ко 2-ой системе, а 3-я система оказывается лишь на 5% экономичнее 2 й.
Действительное обоснование экономичности той или иной системы выглядит несколько сложнее.
Когда говорим об экономичности, то, прежде всего, имеем ввиду объем оборудования, сосредоточенный в АУ и ЗУ. Объем оборудования УУ не находится в столь простой зависимости от "p" да и в АУ учитывается лишь оборудование, связанное с элементами хранения информации, но не логическое оборудование.
Более детальный анализ показывает, что наиболее эффективными являются системы с основанием, кратным 2, т.е. 2, 4, 8, 16. Специфика построения схем ЭВМ показывает, что наиболее эффективной является 16-ая система. Именно она и применяется в современных машинах.
Мы же будем считать эффективной систему с основанием 2 по причине ее наибольшего распространения.
Вот основные соображения в пользу этой системы:
Высокая информационная эффективность.
Простота и надежность работы 2-ого элемента хранения информации (т.е. имеющего 2 устойчивых состояния)
Совпадение максимального числа состояний элемента с максимальным числом значений двоичной переменной, дающее возможность не строить специальные устройства для выполнения логических операций.
Простота построения схем для выполнения простых операций.
Более высокая скорость выполнения основных арифметических операций.
Последнее требует специального пояснения. В данном случае рассматриваются не отрезки времени, необходимые для выполнения тех или иных операций, а скорость, определяемая косвенно по относительному числу операций, которые требуется провести для выполнения, например, деления или умножения в двоичной или прочих системах.
Если "p" - основание системы счисления, то максимальная цифра в одном разряде - (p-1).
Если N - максимальное число, то для его изображения требуется logpN разрядов.
Для того чтобы выполнить операцию умножения, например, потребуется (p-1)*logpN операций сложения. Если сравнить это число операций в системе с основанием "p" и отнести его к числу операций в системе с основанием "2", то может получиться следующая функция:
(p-1)*logpN p-1
___________ _____
f(p)= =
1*log2N log2p
n
2
3
4
5
6
...
10

f(n)
1,000
1,262
1,500
1,725
1,913
...
2,709

Это лишь основные соображения в пользу выбора в качестве основы двоичную систему счисления. Существуют и другие (контроль, диагностика неисправностей), но мы их из рассмотрения опустим.

[ Cкачайте файл, чтобы посмотреть картинку ]


Перевод чисел из одной системы счисления в другую.
Всякий раз, когда используется для вычислений система счисления, отличная от фактической, необходимо выполнить перевод 10 => p, p => 10.
Есть системы, дающие значительно более высокие скорости, но и требующие большего количества оборудования.
Этот перевод может быть выполнен:
вручную,
на ЭВМ (с помощью специальных программ).
Во всех этих случаях принципиально используется различные подход и методы. В связи с тем, что нам придется готовить информацию для программы вручную, мы рассмотрим, прежде всего, методы, направленные на ручной перевод.
Итак, имеем дело с позиционной системой счисления с основанием "p", с естественными весами разрядов.
В качестве промежуточной используется, естественно, десятичная система. Вначале число переводится из системы "p" в 10-ую, затем из 10-ой в систему с нужным основанием.
Мы отступим от этого правила и воспользуемся алгоритмом непосредственного перевода из системы с основанием "p" в систему с основанием "q".
Обычно произвольное число, содержащее целую и дробную части, переводят по частям: вначале целую, затем дробную часть.
Рассмотрим перевод целых чисел:
Перевод осуществляется по следующему правилу: исходное число, записанное в системе с основанием "p" и его частные последовательно делятся на число "q", представленное в системе "p". Деление производится в системе с основанием "p" и продолжается до получения результата, меньшего "q". Первый остаток, меньший "q", дает младшую цифру числа Nq. Остатки от деления дают остальные цифры числа Nq.
Пример:
3110 => 2; 3110 = 111112
[ Cкачайте файл, чтобы посмотреть картинку ]
318 => 3; 318 = 2213 =
2*32 + 2*31 + 1*30 = 18 + 6 + 1 = 2510.
[ Cкачайте файл, чтобы посмотреть картинку ]
318 => 10; 318 = 2510.
[ Cкачайте файл, чтобы посмотреть картинку ]
1111112 => 10; 1111112 = 6310.
[ Cкачайте файл, чтобы посмотреть картинку ]
Перевод дробных чисел из системы с основанием "p" в систему с основанием "q" выполняется по следующему правилу: исходное число Dp последовательно умножается на число "q", записанное в системе "p". Целые части получаемых произведений дают "p"-ые записи "q"-х цифр, начиная со старшей. Умножение производится в системе с основанием "p" до получения необходимой точности.
Пример:
0,53148 => 5; 0,53148 = 0,3141...2.
0,
53148
58

3
2774
5

1
6754
5

4
2634
5

1
6014

0,31810 => 2; 0,31810 = 0,01010...2.
0,
31810
210

0
636
2

1
272
2

0
544
2

1
088
2

0
176

0,53148 => 10; 0,53148 = 0,674...10
0,
53148
128

1
5
2630
314

6
57708
128

1
5
3760
770

7
36608
128

1
3
7540
660

4
6340

Перевод чисел из одной системы счисления в другую, когда одно основание является целой степенью другого.
Как мы уже знаем, в ЭВМ наибольшее применение находит система с основаниями 2, 4, 8, 16, т.е. системы которые кратны степени 2. Поэтому целесообразно рассмотреть лишь правила перевода чисел в этих системах. Аналогичные правила будут справедливы и для других систем. Допустим, что имеется некоторое целое число N8 в 8-ой системе. Оно может быть представлено в виде:
N8 = a1*8n-1 + a2*8n-2 + a3*8n-3 + ...
+ an-2*82 + an-1*81 + an*80.
Пусть каким-либо образом мы получили запись этого числа в виде двоичного, т.е.:
N2 = b1*2k-1 + b2*2k-2 + ...
+ bk-2*22 + bk-1*21 + bk*20.
Разделим эти выражения на 23 = 8:
a1*8n-2 + a2*8n-3 + a3*8n-4 + ... + an-1*80 + an*8-1
-------
дробная часть

b1*2k-4 + b2*2k-5 + ... + bk-3*20 + bk-2*2-1 + bk-1*2-2 + bk*2-3
-------------------------
дробная часть

Так как числа были равны, то получается одинаковые частные и одинаковые остатки:
an*8-1 = bk-2*2-1 + bk-1*2-2 + bk*2-3. (6.2)
Если снова разделим целые части на 23 = 8, то опять получим равные частные и равные остатки.
При этом видим, что каждой восьмеричной цифре соответствует её двоичный эквивалент. Поэтому перевод выполняется простой заменой цифры восьмеричной системы её двоичным эквивалентом и обратно.
Пример:
62,7538 = 110010,1111010112
Аналогично для 4-ой системы:
321,22334 = 111001,101011112
Аналогично для 16-ой системы:
1D876,72 = 00011101100001110110,011100102
Из этих примеров видим, что чем выше основание системы счисления, тем компактнее запись.
[ Cкачайте файл, чтобы посмотреть картинку ]
bk-2
bk-1
bk
an

0
0
0
0

0
0
1
1

0
1
0
2

0
1
1
3

1
0
0
4

1
0
1
5

1
1
0
6

1
1
1
7

Если умножить последние соотношения (6.2) на 8, то:
an*8-1*8 = (bk-2*2-1 + bk-1*2-2 + bk*2-3)*23
an = bk-2*22 + bk-1*21 + bk*20
7. Лекция: Способы представления чисел в ЭВМ

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

В лекции представлены способы представления чисел в ЭВМ: фиксированная и плавающая запятая. Описаны прямой, дополнительный и обратный коды. Дано сложение чисел в дополнительном и обратном кодах.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Как мы уже знаем, применяются два основных способа представления чисел - с фиксированной и плавающей запятой. Большинство универсальных ЭВМ работает с числами, представленными с плавающей запятой, а большинство специализированных - с фиксированной запятой.
Однако целый ряд машин работает с числами в этих двух форматах.
В общем виде способ представления чисел сильно влияет на характер программирования. Так, программирование для ЭВМ, работающих в системе с фиксированной запятой, значительно усложняется, поскольку помимо алгоритмических трудностей этот процесс требует ещё отслеживания положения запятой.
Фиксированная запятая
Оговоримся, что разрядная сетка машины имеет постоянное число разрядов - n.
При представлении чисел с фиксированной запятой считают, что запятая всегда находится перед старшим разрядом, а все числа, которые участвуют в вычислениях, считаются по абсолютной величине меньше единицы:
|X| < 1
Введём две характеристики чисел: диапазон изменения и точность представления.
Диапазон изменения характеризуется теми пределами, в которых могут находиться числа, с которыми оперирует машина.
[ Cкачайте файл, чтобы посмотреть картинку ]
Отличное от нуля самое малое число:
[ Cкачайте файл, чтобы посмотреть картинку ]
Таким образом, диапазон чисел, с которыми работает ЭВМ, есть:
|X|min [ Cкачайте файл, чтобы посмотреть картинку ]|X| [ Cкачайте файл, чтобы посмотреть картинку ]|X|max
2-n [ Cкачайте файл, чтобы посмотреть картинку ]|X| [ Cкачайте файл, чтобы посмотреть картинку ]1 - 2-n
Иными словами, числа, которые выходят за диапазон изменения, в ЭВМ не могут быть представлены точно. Если
|X| < |X|min = 2-n,
то такое число воспринимается как нуль.
Если:
|X| > |X|max = 1- 2-n,
то такое число воспринимается как бесконечно большое. Этим двум случаям соответствуют понятия машинного нуля и машинной бесконечности.
При оптимальном округлении абсолютная ошибка:
|
·X| [ Cкачайте файл, чтобы посмотреть картинку ] 0,5*2-n
Минимальная относительная ошибка:
|
·X| 0,5*2-n
|[ Cкачайте файл, чтобы посмотреть картинку ]x|min = _______ = -__________ [ Cкачайте файл, чтобы посмотреть картинку ] 2-(n+1)
|X|max 1-2-n
так как 1-2-n [ Cкачайте файл, чтобы посмотреть картинку ]1 при большом "n"
Максимальная относительная ошибка:
|
·X| 0,5*2-n
|[ Cкачайте файл, чтобы посмотреть картинку ]X|max = _____ = _____________ = 0,5
|X|min 2-n
Ошибка представления числа зависит от величины самого числа и способа округления:
2-(n+1) [ Cкачайте файл, чтобы посмотреть картинку ]|[ Cкачайте файл, чтобы посмотреть картинку ]X| [ Cкачайте файл, чтобы посмотреть картинку ]0,5
Заметим, что для малых чисел ошибка может достигать большой величины.


Плавающая запятая
В ЭВМ с плавающей запятой число представляется в виде:
X = ± Mx * q±p,
где: Mx - мантисса числа;
q - основание системы счисления;
p - порядок.
Разрядная сетка машины принимает следующий вид:
[ Cкачайте файл, чтобы посмотреть картинку ]
Это лишь условное изображение основных слогов в числе. Заметим, что в реальной ЭВМ может быть принят любой другой порядок расположения.
Пусть "m" разрядов отведено под изображение мантиссы, а "k" разрядов под изображение порядка. Тогда для двоичной системы и нормализованного вида числа:
[ Cкачайте файл, чтобы посмотреть картинку ]
q = 2;
0,1 [ Cкачайте файл, чтобы посмотреть картинку ]Mx < 1 - нормализованная мантисса.
[ Cкачайте файл, чтобы посмотреть картинку ]
То есть диапазон чисел:
[ Cкачайте файл, чтобы посмотреть картинку ]
Абсолютная ошибка представления числа в ЭВМ с плавающей запятой равна:
|
·X| [ Cкачайте файл, чтобы посмотреть картинку ] 0,5*2-m
Так как
2-1 [ Cкачайте файл, чтобы посмотреть картинку ]|Mx| [ Cкачайте файл, чтобы посмотреть картинку ]1-2-m,
то минимальная относительная ошибка:
|
·X|min = (0,5*2-m) / (1 - 2-m) [ Cкачайте файл, чтобы посмотреть картинку ] 2-(m+1), при m - большом,
а максимальная относительная ошибка:
|
·X|max =(0,5*2-m) / (2-1) = 2-m
Видно, что относительная ошибка в ЭВМ с плавающей запятой не зависит от порядка числа. При этом точность представления больших и малых чисел изменяется незначительно.
Теоретически "плавающая запятая" имеет преимущества перед "фиксированной". Но соответствующее устройство получается намного сложнее. К тому же специфика выполнения операций с плавающей запятой требует большего числа микроопераций, что приводит к снижению быстродействия ЭВМ. Однако "плавающая запятая" снимает с программиста обязанность отслеживать положение запятой в вычислениях и значительно упрощает сам процесс программирования вычислительных задач.
Выполнение арифметических операций над числами, представленными с фиксированной запятой.
Основной особенностью различных методов выполнения арифметических операций является то, что любая операция (сложение, вычитание, умножение, деление и др.) сводится к некоторой последовательности микроопераций, таких как:
сложение
сдвиг
передача
преобразование кодов.
Сложение выполняется по правилам сложения чисел в позиционных системах счисления.
То есть эта операция выполняется поразрядно, а возникающий в младших разрядах перенос направляется в старшие разряды.
Пример:
0,101101 1-ое слагаемое
+0,000101 2-ое слагаемое
________
0,101000 сумма
0,00101 перенос
________
0,100010 сумма
0,01 перенос
________
0,110010 сумма
Операции сложения производятся одновременно над всеми разрядами двух слагаемых и продолжаются до тех пор, пока возникают переносы. Возникающие переносы приводят к продолжению операции. Это одна из особенностей позиционных систем. Видим, что собственно операция определения частичной суммы слагаемых выполняется в один приём, а возникающие переносы распространяются на всё более старшие разряды.
Сдвиг
Различают два вида микрооперации сдвига:
логический сдвиг;
арифметический сдвиг;
Логический сдвиг приводит к смещению всех разрядов числа, включая и знак, влево или вправо. При этом освобождающиеся разряды заполняются нулями или единицами.
Арифметический сдвиг выполняется над частью числа, часть сдвинутых разрядов теряется. (Очевидно, знаковый разряд должен исключаться из рассмотрения).
Передача.
Эта микрооперация предполагает, что некоторый код (число) записывается в соответствующее устройство и вытесняет тот код, который там находился до передачи.
Различают два вида передач:
запись (с разрушением ранее записанной информации);
чтение (без разрушения).
Преобразование.
Функция, выполняемая над передаваемыми числами, называется преобразованием. Чаще других в арифметических основах рассматривают инвертирование кода. Это поразрядная микрооперация yi = xi [ Cкачайте файл, чтобы посмотреть картинку ]1 (1 [ Cкачайте файл, чтобы посмотреть картинку ]i [ Cкачайте файл, чтобы посмотреть картинку ]n), которая выполняется над всеми разрядами одновременно.
Коды, применяемые для изображения отрицательных чисел.
Основное неудобство построения устройств, реализующих арифметические операции, состоит в сложном характере алгоритма вычитания. Для его преодоления в ЭВМ всегда операция выполняется по иным правилам, чем это делается обычно. В его основе лежит операция сложения. Алгоритмы выполнения такого рода операций требуют специальных кодов представления отрицательных чисел.
Прямой код.
Это естественное и наиболее привычное представление числа в следующем виде:
знак:
"+" соответствует 0
"-" соответствует 1
В цифровых разрядах пишется модуль положительного или отрицательного числа.
[X]пк - обозначим таким образом изображение числа "X" в прямом коде.
[ Cкачайте файл, чтобы посмотреть картинку ]
Рассмотрим диапазоны представляемых чисел:
X+min = 0,000....0 - изображение положительного нуля
X+max = 0,111....1 = 1 - 2-n
X-min = 1,111....1 = -(1-2-n)
X-max = 1,000....0 - изображение отрицательного нуля.
Таким образом, нуль имеет двоякое изображение.
Замечания:
перед выполнением операции вычитания чисел с одинаковыми знаками и сложения с разными, необходимо сравнить по модулю два кода и, если нужно, сделать перестановку кодов местами, затем можно выполнять собственно операцию вычитания кодов.
при выполнении операции умножения отдельно и независимо находятся модули произведений кодов, а знак находится как результат операции сложения по модулю два:
[X]пк * [Y]пк = sign Z. |Z|
|Z| = |X|*|Y|
sign Z = sign X [ Cкачайте файл, чтобы посмотреть картинку ]sign Y или Sz = Sx [ Cкачайте файл, чтобы посмотреть картинку ]Sy
Собственно умножение выполняется с применением микроопераций сложения и сдвига.
аналогично умножению выполняется операция деления с использованием микроопераций вычитания и сдвига.
Вследствие ряда неудобств в ЭВМ операции вычитания, сложения чисел с разными знаками и деления в прямом коде практически не выполняются.
Дополнительный код
Дополнительным называется код, в котором для положительного числа в знаковом разряде пишется "0", в цифровых - модуль числа, а для отрицательного в знаковом разряде пишется "1", в цифровых - дополнение числа до единицы.
[ Cкачайте файл, чтобы посмотреть картинку ]
Если некоторое X- = -0,x1x2...xn нужно представить в дополнительном коде, то
[ Cкачайте файл, чтобы посмотреть картинку ]
где: 1 - 0,x1x2...xn = 0, Z1Z2...Zn
Диапазоны представленных чисел:
Х+ min = 0,0...0 - положительный нуль
Х+ max = 0,11...1 = 1-2-n - максимальное положительное число.
X- min = 1,11...1 = 2-2-n - минимальное отрицательное число
X- max = 1,0...0 - наибольшее(по модулю) отрицательное число
Таким образом, нуль имеет единственное представление.
В самом деле, так как
X-X = [X+]дк + [X-]дк = 0, то в дополнительном коде: |X+| + 10 - |X-| = 10, если в разрядной сетке ЭВМ нет второго знакового разряда, то это переполнение теряется, и в знаковом разряде будет только нуль.
Важная особенность в получении дополнительного кода отрицательного числа состоит в следующем:
[ Cкачайте файл, чтобы посмотреть картинку ]
Таким образом, для записи дополнительного кода отрицательного числа необходимо в знаковом разряде поставить единицу, проинвертировать все цифровые разряды числа и прибавить единицу в младший разряд. Это также правило перевода из дополнительного кода в прямой код.
Рассмотрим на примерах выполнение операции сложения двух чисел с разными знаками.
Возможны следующие случаи:
X+ + Y+ = S+
X+ + Y- = S+
X+ + Y- = S-
X- + Y- = S-
Необходимо помнить, что нельзя, выполняя операции, выходить за диапазон представляемых в данной разрядной сетке чисел, записанных с фиксированной запятой.
Положим n = 3, 1 - знаковый разряд и 2 - цифровых.
X+ = 0,10
Y+ = 0,01
В дополнительном коде
[ Cкачайте файл, чтобы посмотреть картинку ]
То есть, нет никаких особенностей.
X+ = 0,10
Y- = -0,01
В дополнительном коде
[ Cкачайте файл, чтобы посмотреть картинку ]
Переполнение теряется и получается верный результат.
X+ = 0,01
Y- = -0,11
В дополнительном коде
[ Cкачайте файл, чтобы посмотреть картинку ]
X- = -0,10
Y- = -0,01
В дополнительном коде
[ Cкачайте файл, чтобы посмотреть картинку ]
Возникающее переполнение теряется и общий результат отрицательный.
Таким образом, важной особенностью дополнительного кода является то, что знаковый разряд в процессе выполнения операции рассматривается совместно с цифровыми. Возникающие переносы теряются и не влияют на результат операции.

[ Cкачайте файл, чтобы посмотреть картинку ]


Обратный код
Обратным называется код, для которого в знаковом разряде положительного числа пишется "0", в цифровых - модуль числа, а для отрицательного - в знаковом разряде пишется единица, в цифровых - инвертированные разряды исходного числа.
[ Cкачайте файл, чтобы посмотреть картинку ]
Определим диапазоны чисел:
X+ min = 0,00...0 - положительный нуль.
X+ max = 0,111...1 = 1 - 2-n
X- min = 1,11...1 0 = 2 - 2-n+1
X- max = 1,00...00 = 1
В обратном коде есть два изображения нуля:
"Положительный" нуль:
[X]ок = 0,0...0
и "отрицательный" нуль:
[X]ок = 1,11...11
При этом
X - X = [X+]ок + [X-]ок = |X+| + 10 - (10)-n - |X-| = +10 - (10)-n = 0
То есть, единица переноса в знаковом разряде эквивалентна единице младшего разряда. Поэтому при выполнении операции сложения-вычитания необходимо возникающий перенос циклически прибавлять в младший разряд частичного результата.
Рассмотрим прежние четыре случая, помня о том, что сумма двух слагаемых по модулю должна быть меньше единицы.
X+ = 0,10
Y- = -0,01
X+ + Y- = S+
В обратном коде:
[ Cкачайте файл, чтобы посмотреть картинку ]
Возникающее переполнение должно быть добавлено к младшему разряду частичной суммы.
X+ = 0,10
Y+ = +0,01
X+ + Y+ = S+
В обратном коде:
[ Cкачайте файл, чтобы посмотреть картинку ]
Нет никаких особенностей по сравнению с прямым кодом.
X+ = 0,01
Y- = -0,10
X+ + Y- = S-
В обратном коде:
[ Cкачайте файл, чтобы посмотреть картинку ]
То есть, не возникает циклического переноса.
X- = -0,01
Y- = -0,10
X- + Y- = S-
В обратном коде:
[ Cкачайте файл, чтобы посмотреть картинку ]
Возникает переполнение знакового разряда, которое добавляется в младший разряд частичной суммы.
Заметим, что получение обратного кода проще, чем дополнительного. Это поразрядно выполняемая микрооперция инверсии кода. Как станет ясно из схемного решения, эта микрооперация выполняется так же быстро, как и передача кода.
Поскольку результатом операции является совокупность результатов по всем разрядам, то данную операцию можно выполнять одновременно над всеми цифровыми разрядами числа.
8. Лекция: Модифицированные коды

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

В лекции описаны модифицированный дополнительный и обратный коды. Даны методы умножения чисел с фиксированной запятой в прямом и дополнительном кодах, а также алгоритмы сдвига.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Важная особенность рассмотренных кодов состоит в том, что в процессе выполнения операции сложения-вычитания не происходит переполнения цифровой части числа и переноса в знаковый разряд. Переполнение возникает лишь в знаковом разряде. Так бывает потому, что сумма двух слагаемых по модулю меньше единицы.
При решении реальных задач часто трудно определить заранее, будет ли сумма двух слагаемых меньше единицы. Во всяком случае, для предотвращения переполнения можно вводить дополнительные ограничения на величину слагаемых, сужающих диапазон чисел, с которыми оперирует машина. И то, и другое является неприемлемым.
Рассмотрим такой пример:
X = -0,101 Дополнительный код 1.011 = [X]дк
Y= -0,111 1.001 = [Y]дк
S- = X- + Y- 0.100 = [S]дк
То есть получаем неправильный результат как по знаку, так и в цифровой части.
Рассмотрим ещё один пример:
X = +0,101 В любом из ранее рассмотренных 0.101 = [X]дк,ок
Y = +0,111 кодов имеем 0.111 = [Y]дк,ок
S+ = X+ + Y+ 1.100 = [S]дк,ок
То есть и в этом случае происходящее переполнение в цифровой части искажает результат операции.
Можно заметить, что переполнение числовой сетки происходит в случае одинаковых знаков слагаемых, так как именно в этом случае модуль результата превосходит модули каждого из слагаемых, сам факт переполнения может быть зафиксирован изменением знака результата.
Таким образом, одним из способов фиксации переполнения является автоматическое определение перехода от одинаковых знаков слагаемых к противоположному знаку результата.
Однако такой способ фиксации переполнения неудобен, так как предварительно знаки слагаемых должны быть запомнены, сравнены между собой и после получения результата.
Существует другой принцип фиксации переполнения. Этот принцип основан на применении так называемых модифицированных кодов. Очевидно,что при переполнении разрядной сетки вычисления необходимо прекратить или, покрайней мере, выработать специальный признак переполнения, а решение о прекращении вычислений возложить на программиста.
Существо модифицированных кодов состоит в том, что к знаковому разряду добавляется ещё один разряд:
"+" ставится в соответствие 00
"–" ставится в соответствие 11
Тогда, по определению модифицированным дополнительным кодом числа называется
[ Cкачайте файл, чтобы посмотреть картинку ]
Возникающий в знаковых разрядах перенос теряется. В целом же модифицированный код не отличается от простого дополнительного. Аналогично, по определению, обратным кодом является:
[ Cкачайте файл, чтобы посмотреть картинку ]
Как и в случае простого обратного кода, возникающая единица переноса в знаковых разрядах по цепи циклического переноса добавляется в младший разряд цифровой части числа.
Так как в сложении по-прежнему участвуют только числа меньше единицы, то
S = X + Y < 2
Поэтому старший знаковый разряд не может быть искажён переносом из цифровой части числа, с другой стороны, перенос, возникающий при сложении чисел в случае, когда
S = X + Y > 1
искажает младший знаковый разряд.
Несовпадение знаковых разрядов после выполнения операции указывает на факт наличия переполнения.
При этом различают два типа переполнения:
"01" - положительное
"10" - отрицательное.
Первому ставится в соответствие комбинация 01 в знаковых разрядах, а второму – 10.
Примеры
Модифицированный дополнительный код:
а) [X]мдк = 00.101 +00.101
[Y]мдк = 00.111 00.111
[S]мдк = 01.100 – положительное переполнение

б) [X]мдк = 11.101 +11.101
[Y]мдк = 11.001 11.001
[S]мдк = 1х10.110 – отрицательное переполнение
Модифицированный обратный код
а) [X]мок = 00.101 +00.101
[Y]мок = 00.111 00.111
[S]мок = 01.100 – положительное переполнение

б) [X]мок = 11.010 +11.010
[Y]мок = 11.000 11.000
1|10.010
-----[ Cкачайте файл, чтобы посмотреть картинку ]1
[S]мок = 10.011 – отрицательное переполнение


Умножение чисел со старших разрядов в прямом коде
Пусть два числа X и Y представлены с фиксированной запятой в виде:
[X]пк = sign X.x1x2...xn – множимое
[Y]пк = sign Y.y1y2...yn – множитель
Представим множитель в виде:
[Y]пк = sign Y. (y1*2-1 + y2*2-2 + ... + yn*2-n)
Тогда:
[Z]пк = [X]пк*[Y]пк = sign Z. |X| (y1*2-1 + y2*2-2 + ... + yn*2-n) =
= sign Z. (|X|*y1*2-1 + |X|*y2*2-2 + ... + |X|*yn*2-n) =
= sign Z. (|X|*2-1*y1 + |X|*2-2*y2 + ... + |X|*2-n*yn)
Это есть аналитическая запись алгоритма умножения двух чисел, начиная со старшихразрядов множителя.
Алгоритм:
Множимое сдвигается вправо на 1 разряд
Анализируется цифра множителя. Если она – нуль, то частичное произведение не суммируется, а если она – единица, то частичное произведение добавляется к общему результату.
Последовательность операций по пунктам 1 и 2 продолжается "n" раз.
Знак произведения находится независимо от получения цифровой части по формуле:
sign Z = sign X [ Cкачайте файл, чтобы посмотреть картинку ] sign Y
Пример:
[ Cкачайте файл, чтобы посмотреть картинку ]
Видно, что в общем случае нужно иметь для точного результата сетку с числом разрядов, равным сумме разрядностей сеток сомножителей.
Если нужно получать произведение с точностью не хуже, чем 2-n, то достаточно иметь не удвоенную величину разрядной сетки, а лишь увеличенную на
d = log2n разрядов
Умножение с младших разрядов в прямом коде
Напишем выражение для произведения двух чисел в несколько изменённом виде, а именно:
[Z]пк = [X]пк*[Y]пк =
= sign Z.(|X|*y1*2-1 + |X|*y2*2-2 +... + |X|*yn*2-n ) =
= sign Z.( |X|*2-1*y1 + 2-1 (|X|*2-1*y2 + 2-1 (|X|*2-1*y3 + (...)))) =
= sign Z. ((...(( |X|*yn*2-1 + |X|*yn-1 )2-1 + |X|*yn-2 )2-1 + ... +
+ |X|*y2 )2-1 + |X|*y1 )*2-1
Это выражение называется преобразованием по схеме Горнера и задаёт алгоритм умножения с младших разрядов множителя.
Таким образом, для умножения должна выполняться следующая последовательность действий:
Анализируется младшая цифра множителя. Если она равна "1", то множимое участвует в формировании части произведения. В противном случае – не участвует.
Полученное частичное произведение сдвигается вправо на 1 разряд.
Операции по пунктам 1 и 2 выполняются до старшего разряда.
Пример:
[ Cкачайте файл, чтобы посмотреть картинку ]
signZ= 1 [ Cкачайте файл, чтобы посмотреть картинку ] 1 = 0
[Z]пк = 0.10000100
Замечание.
Для получения произведения с точностью не ниже, чем 2-n нужно иметь только "n"– разрядную сетку.
Итак, видим, что для получения произведения как при умножении со старших,так и младших разрядов необходимо выполнять две микрооперации: суммирование чисел в позиционной системе счисления и сдвига.
Однако, известно, что числа могут быть представлены в различных кодах(это, прежде всего, отрицательные числа).
Мы уже знаем, как выполняется операция суммирования чисел (в том числе и сразными знаками).
Однако микрооперация сдвига имеет некоторые особенности:
[ Cкачайте файл, чтобы посмотреть картинку ]
Сдвиг вправо:
[ Cкачайте файл, чтобы посмотреть картинку ]
Сдвиг влево возможен только в случае, если сдвинутое число меньше единицы по модулю:
Исходные числа:
[ Cкачайте файл, чтобы посмотреть картинку ]
Если чисто формально сделать преобразование выражения некоторого числа, записанного в прямом коде до выполнения сдвига и после выполнения микрооперации сдвига, в обратный модифицированный код, то:
[ Cкачайте файл, чтобы посмотреть картинку ]
То есть при сдвиге вправо отрицательного числа старшие разряды заполняются единицами. При сдвиге влево в старшие и младшие разряды пишутся единицы.
Пользуясь аналогичными правилами, нетрудно установить, что при сдвиге влево отрицательного числа в модифицированном дополнительном коде младшие разряды сдвинутого числа нужно заполнить нулями.
Умножение с младших разрядов в дополнительном коде
Алгоритм:
[Z]дк = (...(0+[X]дк*[yn+1 – yn])*2-1 + [X]дк*[yn – yn-1])*2-1 + ...
... + [X]дк*[y2 – y1])*2-1 + [X]дк*[y1 – y0]
Если yn = yn+ 1 , то производится сдвиг частичного произведения.
Если yn = 0 и yn+1 = 1, то к частичному произведению прибавляется [X]дк
Если yn = 1 и yn+1 = 0, то из частичного произведения вычитается [X]дк.
Пример:
[ Cкачайте файл, чтобы посмотреть картинку ]
Умножение со старших разрядов в дополнительном коде
[Z]дк = [X]дк*[Y]дк = [X]дк*(y1 – y0 ) + [X]дк*(y2 – y1 )*2-1 + ... +
+ [X]дк*(yn+1 – yn )*2-n
[ Cкачайте файл, чтобы посмотреть картинку ]
[-X]дк = 1.01011
[Z]дк = [-X]дк + [X]*2-1 + [X]дк*2-2*0 + [-X]дк*2-3 +
+ [X]дк*2-4 + [-X]дк*2-5
+1.01011 [-X]дк
0.010101 [X]дк*2-1
________
+1.101011
1.11101011 [-X]дк*2-3
__________
+1.10010111
0.000010101 [X]дк*2-4
___________
+1.101000011
1.1111101011 [-X]дк*2-5
____________
1.1001110001
Ответ: [Z]дк = 1.1001110001
9. Лекция: Деление

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

В лекции даны методы деления чисел с фиксированной запятой в прямых кодах и дополнительных (обратных) кодах. Описаны операции над числами с плавающей запятой – умножение, деление, сложение, вычитание.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Реализация операции деления в ЭВМ в двоичной системе счисления выполняется проще, чем в десятичной. Это объясняется тем, что при определении каждой цифры частного нужно сделать только одну пробу.
Если числа X и Y заданы в прямом коде, и они представлены с фиксированной запятой, то для выполнения деления используются два основных алгоритма:
со сдвигом и автоматическим восстановлением остатка;
со сдвигом делителя и автоматическим восстановлением остатка.
Пусть: [X]пк = sign X. x1x2..xn
[Y]пк = sign Y. y1y2..yn
[Z]пк = [X]пк/[Y]пк = sign Z. z1z2..zn
X и Y должны быть такими, чтобы:
|Z| < 1 (то есть фиксированная запятая)
Деление в прямом коде со сдвигом и автоматическим восстановлением остатка
sign Z = sign X [ Cкачайте файл, чтобы посмотреть картинку ]sign Y
|X| - |Y| = [ Cкачайте файл, чтобы посмотреть картинку ]0
Если [ Cкачайте файл, чтобы посмотреть картинку ]0 [ Cкачайте файл, чтобы посмотреть картинку ]0, то z0 = 1 и 2[ Cкачайте файл, чтобы посмотреть картинку ]0 - |Y| = [ Cкачайте файл, чтобы посмотреть картинку ]1 (z0 – целая часть результата).
Если [ Cкачайте файл, чтобы посмотреть картинку ]0 < 0, то z0 = 0 и 2[ Cкачайте файл, чтобы посмотреть картинку ]0 + |Y| = [ Cкачайте файл, чтобы посмотреть картинку ]1
и т. д.
Пример:
[X]пк = 0.100
[Y]пк = 1.110
sign Z = 1 [ Cкачайте файл, чтобы посмотреть картинку ] 0 = 1
[-|Y|]дк = 1.010
+0.100 = [|X|]дк
1.010 = [-|Y|]дк
1.110 = [ Cкачайте файл, чтобы посмотреть картинку ]0 = [|X|]дк + [-|Y|]дк < 0, z0 = 0
+1.100 = 2[ Cкачайте файл, чтобы посмотреть картинку ]0 (сдвиг в ДК отрицательного числа)
0.110 = [|Y|]дк
0.010 = [ Cкачайте файл, чтобы посмотреть картинку ]1 = 2[ Cкачайте файл, чтобы посмотреть картинку ]0 + [|Y|]дк > 0, z1 = 1
+0.100 = 2[ Cкачайте файл, чтобы посмотреть картинку ]1
1.010 = [-|Y|]дк
1.110 = [ Cкачайте файл, чтобы посмотреть картинку ]2 = 2[ Cкачайте файл, чтобы посмотреть картинку ]1 + [-|Y|]дк < 0, z2 = 0
+1.100 = 2[ Cкачайте файл, чтобы посмотреть картинку ]2 (сдвиг в ДК отрицательного числа)
0.110 = [|Y|]дк
0.010 = [ Cкачайте файл, чтобы посмотреть картинку ]3 = 2[ Cкачайте файл, чтобы посмотреть картинку ]2 + [|Y|]дк > 0, z3 = 1
Ответ: [Z]пк = 1.101
Деление в прямом коде со сдвигом делителя и автоматическим восстановлением остатка
sign Z = sign X [ Cкачайте файл, чтобы посмотреть картинку ]sign Y
|X| - |Y| = [ Cкачайте файл, чтобы посмотреть картинку ]0
Если [ Cкачайте файл, чтобы посмотреть картинку ]0 [ Cкачайте файл, чтобы посмотреть картинку ]0, то z0 = 1.
Если[ Cкачайте файл, чтобы посмотреть картинку ]0 < 0, то z0 = 0.
[ Cкачайте файл, чтобы посмотреть картинку ]
Разрядная сетка (n + d) разрядов, где d = log2n
Пример:
1) [X]пк = 1.1001
2) [Y]пк = 1.1011
n = 4, d = 2
[ Cкачайте файл, чтобы посмотреть картинку ]
Ответ: [Z]пк = 0.1100


Пример:
[X]пк = 0.100
[Y]пк = 1.110
sign Z = 0 [ Cкачайте файл, чтобы посмотреть картинку ] 1 = 1
[-|Y|]мдк= 11.010
|Y| = 00.110
[ Cкачайте файл, чтобы посмотреть картинку ]
Ответ: [Z]пк = 1.101
Деление в дополнительном (обратном) кодах со сдвигом и автоматическим восстановлением остатка
[X]дк,ок; [Y]дк,ок
[ Cкачайте файл, чтобы посмотреть картинку ]
Деление в ОК не применяется, так как "0" в ОК имеет двойное изображение. В первом такте вместо sign [ Cкачайте файл, чтобы посмотреть картинку ]i-1 берётся sign X, а вместо 2[ Cкачайте файл, чтобы посмотреть картинку ]i-1 берётся [X]дк,ок
Пример:
[X]дк = 1.0111
[Y]дк = 1.0011
Т.к. sign X = sign Y,то
+1.0111 | 1.0011
0.1101 = -[Y]дк
______
0.0100 = [ Cкачайте файл, чтобы посмотреть картинку ]0 = [X]дк + [-[Y]дк ]дк , sign [ Cкачайте файл, чтобы посмотреть картинку ]0 [ Cкачайте файл, чтобы посмотреть картинку ]sign Y, то z0 = 0
2[ Cкачайте файл, чтобы посмотреть картинку ]0 = +0.1000
Т.к. sign [ Cкачайте файл, чтобы посмотреть картинку ]0 [ Cкачайте файл, чтобы посмотреть картинку ]sign Y, то
1.0011 = [Y]дк
______
1.1011 = [ Cкачайте файл, чтобы посмотреть картинку ]1 = 2[ Cкачайте файл, чтобы посмотреть картинку ]0 + [Y]дк , т.к. sign [ Cкачайте файл, чтобы посмотреть картинку ]1 = sign Y, то z1 = 1
2[ Cкачайте файл, чтобы посмотреть картинку ]1 = +1.0110
Т.к. sign [ Cкачайте файл, чтобы посмотреть картинку ]1 = sign Y, то
0.1101 = +[-[Y]дк ]дк
______
0.0011 = [ Cкачайте файл, чтобы посмотреть картинку ]2 = 2 [ Cкачайте файл, чтобы посмотреть картинку ]1 + [-[Y]дк ]дк , т.к. sign [ Cкачайте файл, чтобы посмотреть картинку ]2 [ Cкачайте файл, чтобы посмотреть картинку ]sign Y, то z2 =0
2[ Cкачайте файл, чтобы посмотреть картинку ]2 = +0.0110
Т.к. sign [ Cкачайте файл, чтобы посмотреть картинку ]2 [ Cкачайте файл, чтобы посмотреть картинку ]sign Y, то
1.0011 = [Y]дк
______
1.1001 = [ Cкачайте файл, чтобы посмотреть картинку ]3 = 2 [ Cкачайте файл, чтобы посмотреть картинку ]3 + [Y]дк , т.к. sign [ Cкачайте файл, чтобы посмотреть картинку ]3 = sign y, то z3 = 1
2[ Cкачайте файл, чтобы посмотреть картинку ]3 = +1.0010
Т.к. sign [ Cкачайте файл, чтобы посмотреть картинку ]3 = signY, то
0.1101 = +[-[Y]дк ]дк
______
1.1111 = [ Cкачайте файл, чтобы посмотреть картинку ]4 = 2 [ Cкачайте файл, чтобы посмотреть картинку ]3 + [-[Y]дк ]дк , т.к. sign [ Cкачайте файл, чтобы посмотреть картинку ]4 = sign Y, то z4 = 1
Ответ: [Z]дк = 0.1011
Это справедливо при 1 [ Cкачайте файл, чтобы посмотреть картинку ][Z]дк = [X]дк / [Y]дк ]| < 1.
Если необходимо определить частное |[Z]дк = [X]дк / [Y]дк | | < 2, то поступают так:
[X]дк*2-1 / [Y]дк = z0z1z2...zn, z0 – знак, z1 – целая часть числа.
Арифметические операции над числами, представленными с плавающей запятой
В основе арифметических операций над числами с плавающей запятой лежат принципы, на которых базируются операции над числами с фиксированной запятой. При этом есть и некоторые особенности.
Будем условно считать, что порядки заданы в обратном коде, а мантиссы – в прямом.
Умножение:
X = 2mx * sign X.x1x2...xn
Y = 2my * sign Y.y1y2...yn
Z = X*Y = 2mx+my * sign Z.z1z2...zn
Порядок выполнения операции следующий:
Знак произведения находится так же, как и при умножении чисел с фиксированной запятой:
Порядок произведения находится алгебраическим суммированием порядков множимого и множителя.
Мантисса находится по правилам умножения чисел с фиксированной запятой.
При этом возможны следующие случаи:
Мантисса произведения – ненормализованное число, так как
Ѕ [ Cкачайте файл, чтобы посмотреть картинку ] |Mx| < 1,
Ѕ [ Cкачайте файл, чтобы посмотреть картинку ] |My| < 1, то
ј [ Cкачайте файл, чтобы посмотреть картинку ] |Mx*My| < 1, при ј [ Cкачайте файл, чтобы посмотреть картинку ] |Mx*My| < Ѕ
имеем ненормализованное число.
Поэтому необходима нормализация влево максимум только на один разряд.
С этой целью нужно сдвинуть мантиссу влево на один разряд. Это соответствует умножению числа на 21. Для того чтобы число не увеличилось в два раза, нужно из порядка вычесть единицу.
При умножении двух чисел в силу ограниченности разрядной сетки можно получить число, которое не может быть в ней представлено. Это соответствует получению машинной бесконечности.
В данном случае вырабатывается специальный признак, по которому дальнейшие вычисления прекращаются.
При умножении двух чисел можно получить минимальное число, которое также не может быть представлено в разрядной сетке. Это соответствует случаю, когда получаемое число должно быть интерпретировано как нуль.
Деление
В основном аналогично умножению:
X = 2mx * sign X.x1x2...xn
Y = 2my * sign Y.y1y2...yn
Z = X/Y = 2mx–my * sign Z.z1z2...zn
Порядок выполнения операции следующий:
Находится по известным правилам знак частного.
Порядок частного находится как разность порядков делимого и делителя.
Цифры частного находятся так:
вначале находится целая часть мантиссы, то есть |Mx| - |My| = [ Cкачайте файл, чтобы посмотреть картинку ]0
Если [ Cкачайте файл, чтобы посмотреть картинку ]0 [ Cкачайте файл, чтобы посмотреть картинку ]0, то z0 = 1, если [ Cкачайте файл, чтобы посмотреть картинку ]0 < 0, то z0 = 0.
Дробная часть мантиссы находится так же, как при операциях над числами с фиксированной запятой. Такой порядок действий вытекает из того, что:
Ѕ [ Cкачайте файл, чтобы посмотреть картинку ] |Mx| < 1,
Ѕ [ Cкачайте файл, чтобы посмотреть картинку ] |My| < 1,
2-1 < |Mx / My| < 2
То есть, возможно получение ненормализованной мантиссы. Для нормализации мантиссу необходимо сдвинуть вправо на один разряд и, чтобы не уменьшать при этом результат в два раза, нужно прибавить к порядку одну единицу.
При делении, так же, как и при умножении, возможно получение кода машинного нуля и кода бесконечности.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]


Сложение и вычитание
Обе операции выполняются по сходным алгоритмам.
X = 2mx * sign X.x1x2...xn
Y = 2my * sign Y.y1y2...yn
Z = X ± Y = 2max(mx,my).sign Z.z1z2...zn
Операция выполняется следующим образом:
Находится разность порядков: mx – my =
·
Производится выравнивание порядков, при этом если разность порядков положительна, то в качестве порядка результата берётся mx, а мантисса My сдвигается вправо на |mx– my| разрядов; еcли разрядность порядков отрицательна, то денормализуется мантисса Mx.
Производится алгебраическое суммирование мантисс слагаемых.
Выполняется нормализация влево или вправо на соответствующее число разрядов с необходимым исправлением порядка.
Пример:
порядок мантисса
[mx]пк = 0.11 [Mx]пк = 0.1010
[my]пк = 0.10 [My]пк = 0.1110
Находим разность порядков:
+00.11 = [mx]мок
11.01 = [-my]мок
1| 00.00
|_ _[ Cкачайте файл, чтобы посмотреть картинку ]1
00.01 = [
·]мок - разность порядков
Так как m x > my, то:
+00.1010 = [Mx]мок
00.0111 = [My]мок * 2-1
[Z]мок = 01.0001 – переполнение
2-1 * [Z]мок = 00.1000 – нормализация
max(mx,my) = [mx]мок = +00.11
[1]мок = 00.01
[mx]мок = 01.00 – переполнение порядка
Z =
·
При выполнении операции сложения возможны следующие специфические случаи, называемые блокировками:
а) При определении разности порядков может оказаться, что необходимо мантиссу одного из чисел сдвигать на величину, большую, чем число разрядов в разрядной сетке. В этом случае, естественно, такое число может быть воспринято как нуль, а операция дальнейшего сложения может блокироваться, то есть не выполняться.
В качестве результата берётся максимальное число.
Пример:
[mx]ок = 0.101 [Mx]ок = 0.10111101
[my]ок = 1.001 [My]ок = 0.10000001
Разность порядков:
+00.101 = [mx]мок
00.110 = [-my]мок
[
·]мок = 01.011 – то есть это число 11 10 , а в разрядной сетке мантиссы только 8 разрядов.
Поэтому операция блокируется, а результатом является число:
[mx] = 0.101 [Mx] = 0.10111101
Аналогичный случай может быть, когда разность порядков – отрицательна (отрицательное переполнение). В этом случае операция также блокируется, а результатом будет число с максимальным порядком.
Пример:
[mx]ок = 1.010 [Mx]ок = 1.10101011
[my]ок = 0.110 [My]ок = 1.11111111
Разность порядков:
+ 11.010 = [mx]мок
11.001 = [-my]мок
_______
+1| 10.011
1
_______
10.100 = [
·]мок
То есть разность порядков меньше (-8).
Операция блокируется, а результатом будет число:
[my]ок = 0.110 [My]ок = 1.11111111
Десятичные двоично-кодированные системы.
Иногда в ЭВМ используются десятичные системы счисления. Их выгодно использовать тогда, когда объем исходных данных для обработки на ЭВМ – велик, сама обработка производится по относительно несложным программам. На этом происходит значительная экономия времени, которая вытекает из того, что не нужно делать перевод из десятичной в двоичную систему и обратно.
Как правило, в состав оборудования таких ЭВМ вводится АУ, работающее с числами в десятичной системе счисления. Поскольку в качестве основного запоминающего элемента используется триггер-ячейка с двумя устойчивыми состояниями, то каждая десятичная цифра кодируется совокупностью двоичных символов.
Перевод чисел из десятичной системы в десятичную двоично-кодированную выполняется исключительно просто, поразрядно и одновременно по всей сетке:
879,65 10 [ Cкачайте файл, чтобы посмотреть картинку ] 1000 0111 1001, 0110 010110-2
Аналогично, выполняется и обратный перевод:
0110 1001, 0101 0011 10-2 [ Cкачайте файл, чтобы посмотреть картинку ] 69, 53 10
Существует большое разнообразие десятичных двоично-кодированных систем. Это многообразие вытекает из избыточности двоичного кода, при котором из 16 возможных комбинаций в каждом разряде используется по прямому информационному назначению лишь 10.
Наиболее широкое применение находят системы кодирования 8421 и 8421+3 (код Штибитца).
Система 8421 – неудобна тем, что при выполнении операции вычитания нет прямого перехода от цифры каждого разряда к дополнительному коду.
0000 - 0
0001 - 1
0010 - 2
0011 - 3
0100 - 4
0101 - 5
0110 - 6
0111 - 7
1000 - 8
1001 - 9
В то же время эта система обладает свойством аддитивности , поскольку результаты операции сложения над числами в десятичной системе и над их изображением в системе 8421 – совпадают.
Система 8421+3 - более интересна, т.к. она обладает свойством самодополнения. Видно, что дополнение до 9 можно получить, применяя операцию поразрядного инвертирования кода.
0011 – 0
0100 – 1
0101 – 2
0110 – 3
0111 – 4
1000 – 5
1001 – 6
1010 – 7
1011 – 8
1100 – 9
Всего существует А1610 = 2,91010 вариантов 10-ых двоично-кодированных систем.
10. Лекция: Структура однопрограммной ЭВМ

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются классические основы построения ЭВМ (машина Тьюринга, элемент и автомат Неймана), принципы Неймана построения ЭВМ, структура классической ЭВМ.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Классические основы построения ЭВМ
Основы построения электронных вычислительных машин в их современном понимании были заложены в 30-е – 40-е годы прошлого века видными учеными: английским математиком Аланом Тьюрингом и американцем венгерского происхождения Джоном (Яношем) Нейманом.
Машина Тьюринга
В 1936 году А. Тьюринг сформулировал понятие абстрактной вычислительной машины. Одновременно с ним, хотя и не в столь явной форме, это же сделал Э. Пост (США). Хотя машина Тьюринга (МТ) не стала реально действующим устройством, она до настоящего времени постоянно используется в качестве основной модели для выяснения сущности таких понятий, как "вычислительный процесс", "алгоритм", а также для выяснения связи между алгоритмом и вычислительными машинами [ Cкачайте файл, чтобы посмотреть ссылку ].
Основные положения машины Тьюринга
Машина Тьюринга ([ Cкачайте файл, чтобы посмотреть ссылку ]) имеет конечное число знаков si, образующих внешний алфавит, в котором кодируются сведения, подаваемые в МТ, а также вырабатываемые в ней. Среди знаков имеется пустой знак (s1), посылка которого в какую-либо ячейку стирает находившийся в ней знак и оставляет ее пустой.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 10.1.  Структура машины Тьюринга
В зависимости от поданной начальной информации [ Cкачайте файл, чтобы посмотреть картинку ](содержащихся на ленте внешней памяти знаков) возможны два случая:
после конечного числа тактов машина останавливается (имея информацию
·), подавая сигнал об остановке. В этом случае МТ применима к информации a и перерабатывает ее в информацию
·;
остановка никогда не наступает. В этом случае МТ не применима к начальной информации [ Cкачайте файл, чтобы посмотреть картинку ].
В каждый момент обозревается лишь одна ячейка ленты (памяти). Переход может осуществляться лишь к соседней ячейке ( R – вправо, L–влево, N– нет перехода (остаться)). Переход к произвольной ячейке производится путем последовательного перебора всех ячеек, разделяющих текущую и необходимую ячейки. На каждом отдельном такте t команда предписывает только замену единственного знака si, хранящегося в обозреваемой ячейке, каким-либо другим знаком sj.
Логический блок МТ имеет конечное число состояний {qi} i=1..m.
Знаки R, L, N, q1,..,qmобразуют внутренний алфавит машины.
Переработанный знак sj, записываемый в просматриваемую ячейку, состояние, которое примет машина Тьюринга в следующем такте q(t+1) и выполняемая в данном такте операция перехода к следующей ячейке P(t+1) являются функцией анализируемого в данном такте символа и текущего состояния машины si и q(t):
si(t+1)=f1(si,q(t));
q(t+1)=f2(si,q(t));
P(t+1)=f3(si,q(t)).
Программа для МТ определяется тройкой {si, P, q}t.
Пример записи программы вычисления логической функции "неравнозначность" для машины Тьюринга представлен ниже.
Символ (si)
Состояние


q1
q2
q3
q4

0
0, R, q1
0, N, q4
1, N, q4
0, N, q4

1
1, R, q3
1, N, q4
0, N, q4
1, N, q4

Перед началом работы машина Тьюринга находится в состоянии q1 считывания первого операнда.
Данная МТ применима к исходной информации. Останов – состояние q4. Значение si в ячейке y не меняется (сохраняется результат).
Если программа для МТ будет определена таблицей переходов
Символ (si)
Состояние


q1
q2
q3
q4

0
0, R, q2
0, N, q4
1, N, q4
1, N, q4

1
1, R, q3
1, N, q4
0, N, q4
0, N, q4

то данная МТ будет не применима к исходной информации, поскольку в состоянии q4 значение si в ячейке y постоянно меняется на противоположное.
Автомат Неймана
По принципу обработки информации вычислительное устройство, предложенное Нейманом (автомат Неймана – АН), существенно отличается от машины Тьюринга.
Важная особенность машины Тьюринга – преобразование информации на каждом такте происходит лишь в одной ячейке, остальные дожидаются посещения головки, хотя часто имеется возможность работать параллельно.
Простейшее решение – использование нескольких машин Тьюринга с общей для них внешней памятью (лентой) – не всегда допустимо из-за возможных конфликтов при обращении к одной и той же ячейке памяти.
В автомате Неймана число одновременно обрабатываемых ячеек может неограниченно расти, оставаясь в каждый момент конечным.
Элемент Неймана (ЭН) – это устройство, которое на каждом такте пребывает в одном из конечного числа состояний ri [ Cкачайте файл, чтобы посмотреть картинку ]R, образующих его алфавит. ЭН имеет два входных канала: левый и правый; по каждому из них на такте t также поступает по одному состоянию из R ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 10.2.  Элемент Неймана
Элемент реализует функцию zt+1=[ Cкачайте файл, чтобы посмотреть картинку ](ri, rj, rm)t, то есть в такте t+1 переходит в состояние z, определяемое его состоянием в текущий момент времени и значениями, поступившими по входным каналам.
Состояния элементов Неймана в момент времени t определяют конфигурацию автомата Неймана ([ Cкачайте файл, чтобы посмотреть ссылку ]) в момент t: K(t).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 10.3.  Структура автомата Неймана
Функционирование АН – это переход от состояния К(t) к состояниям K(t+1), K(t+2)...
За один такт свое состояние может менять большое число элементов Неймана, что фактически приводит к параллельной обработке информации.

[ Cкачайте файл, чтобы посмотреть картинку ]


Архитектура классической ЭВМ
Структура ЭВМ
В 1946 году Джоном Нейманом на летней сессии Пенсильванского университета был распространен отчет, заложивший основы развития вычислительной техники на несколько десятилетий вперед. Последующий опыт разработки ЭВМ показал правильность основных выводов Неймана, которые, естественно, в последующие годы развивались и уточнялись.
Основные рекомендации, предложенные Нейманом для разработчиков ЭВМ [ Cкачайте файл, чтобы посмотреть ссылку ]:
Машины на электронных элементах должны работать не в десятичной, а в двоичной системе счисления.
Программа должна размещаться в одном из блоков машины – в запоминающем устройстве (ЗУ), обладающем достаточной емкостью и соответствующими скоростями выборки и записи команд программы.
Программа так же, как и числа, с которыми оперирует машина, представляется в двоичном коде. Таким образом, по форме представления команды и числа однотипны. Это обстоятельство приводит к следующим важным последствиям:
промежуточные результаты вычислений, константы и другие числа могут размещаться в том же ЗУ, что и программа;
числовая форма записи программы позволяет машине производить операции над величинами, которыми закодированы команды программы.
Трудности физической реализации ЗУ, быстродействие которого соответствовало бы скорости работы логических схем, требует иерархической организации памяти.
Арифметические устройства машины конструируются на основе схем, выполняющих операцию сложения. Создание специальных устройств для вычисления других операций нецелесообразно.
В машине используется параллельный принцип организации вычислительного процесса (операции над словами производятся одновременно по всем разрядам).
ЭВМ, построенная по принципам, определенным Нейманом, состоит из следующих основных блоков ([ Cкачайте файл, чтобы посмотреть ссылку ]): запоминающего устройства, арифметико-логического устройства и устройства управления.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 10.4.  Структура классической ЭВМ
Запоминающее устройство, или память – это совокупность ячеек, предназначенных для хранения некоторого кода. Каждой из ячеек присвоен свой номер, называемый адресом . Информацией, записанной в ячейке, могут быть как команды в машинном виде, так и данные.
Машинная команда – это двоичный код, определяющий выполняемую операцию, адреса используемых операндов и адрес ячейки ЗУ, по которому должен быть записан результат выполненной операции.
Операции, определяемые кодом операции команды, выполняются в арифметико-логическом устройстве (АЛУ).
Все действия в ЭВМ выполняются под управлением сигналов, вырабатываемых устройством управления (УУ). Управляющие сигналы формируются на основе информации, содержащейся в выполняемой команде, и признаков результата, сформированных предыдущей командой (если выполняемая команда является, например, командой условного перехода). Устройство управления помимо сигналов, определяющих те или иные действия в различных блоках ЭВМ (например, вид операции в АЛУ или сигнал считывания из ЗУ), формирует также адреса ячеек, по которым производится обращение к памяти для считывания команды и операндов и записи результата выполнения команды.
Устройство управления формирует адрес команды, которая должна быть выполнена в данном цикле, и выдает управляющий сигнал на чтение содержимого соответствующей ячейки запоминающего устройства. Считанная команда передается в УУ. По информации, содержащейся в адресных полях команды, УУ формирует адреса операндов и управляющие сигналы для их чтения из ЗУ и передачи в арифметико-логическое устройство. После считывания операндов устройство управления по коду операции, содержащемуся в команде, выдает в АЛУ сигналы на выполнение операции. Полученный результат записывается в ЗУ по адресу приемника результата под управлением сигналов записи. Признаки результата (знак, наличие переполнения, признак нуля и так далее) поступают в устройство управления, где записываются в специальный регистр признаков. Эта информация может использоваться при выполнении следующих команд программы, например команд условного перехода.
11. Лекция: Система кодирования команд. Способы адресации

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются различные системы кодирования команд, взаимосвязь основных параметров ЭВМ с форматом команды, основные способы адресации и их влияние на время выборки операнда, длину поля адреса, особенности их использования при составлении программ для обработки различных структур данных.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Система кодирования команд
Запись любой команды определяется ее форматом. Формат команды – это структура команды, позволяющая распознать назначение отдельных ее полей.
Исходя из определения, команда должна содержать информацию о выполняемой операции, адресах операндов и адресе ячейки ЗУ для записи результата. Этому в наибольшей степени соответствует формат команды, содержащий поле кода операции и три адресных поля. Такая система кодирования команд называется трехадресной ([ Cкачайте файл, чтобы посмотреть ссылку ]).
Схема выполнения трехадресной команды имеет вид:
(А1)*(А2)->А3.
Здесь (А1) и (А2) – адреса ячеек ЗУ, в которых хранятся первый и второй операнды соответственно; * – знак обобщенной операции (например, сложение или умножение), задаваемой полем кода операции (КОп). Знак "->" обозначает передачу результата операции в ячейку памяти с адресом А3.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 11.1.  Системы кодирования команд
Для выполнения операции сложения операндов, находящихся по адресам a и b, с записью результата в ячейку c (c = a + b) требуется одна команда такого формата:
КОп
А1
А2
А3

ADD
a
b
c

Здесь ADD – код операции сложения.
Формат двухадресной команды представлен на [ Cкачайте файл, чтобы посмотреть ссылку ]. Выполнение операции с помощью такой команды проходит по следующей схеме:
(А1) * (А2) -> А1 или
(А1) * (А2) -> А2
Выполнение того же самого действия c = a + b в двухадресной системе кодирования команд потребует уже двух команд, например:
КОп
А1
А2


ADD
a
b
a = a + b

MOV
c
a
c = a

Одноадресная команда имеет формат, приведенный на [ Cкачайте файл, чтобы посмотреть ссылку ]. Обычно ЭВМ с одноадресной системой команд имеют особую структуру, в состав которой входит специальный регистр (регистр результата – РР). Он служит для хранения результата операции и используется в качестве одного из операндов при выполнении операции ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 11.2.  Схема выполнения операции в ЭВМ с одноадресной системой команд
Схема выполнения операции на ЭВМ с одноадресной системой команд имеет вид:
(А) * (РР) -> А или
(А) * (РР) -> РР.
Операцию c = a + b в одноадресной системе команд можно выполнить следующим образом:
КОп
А1


MOVR
a
РР = a

ADD
b
РР = РР + b

MOVS
c
c = РР

Рассмотренные форматы команд используются при так называемом естественном порядке выполнения программы. При этом подразумевается, что после выполнения любой команды, не меняющей в явном виде порядок выполнения программы, очередная команда выбирается из ячейки ЗУ, располагающейся сразу же вслед за ячейкой (или ячейками), содержащей код текущей команды. При четырехадресной системе кодирования команд ([ Cкачайте файл, чтобы посмотреть ссылку ]) первые три адреса выполняют те же функции, что и в трехадресной команде, а четвертый адрес указывает адрес ячейки, где хранится следующая выполняемая команда. Такая система обеспечивает принудительный порядок выполнения команд программы. Она хотя и повышает гибкость программирования, но практического применения не получила. Основной причиной этого является существенное увеличение размера каждой команды и, соответственно, увеличение объема ЗУ, необходимого для размещения программы, в то время как реальной потребности в такой кодировке каждой команды не существует.
Несколько особое положение занимает безадресное кодирование команд. Оно используются в компьютерах, имеющих стековую организацию памяти. Обращение к ячейкам такой памяти производится последовательно с помощью специального указателя стека (УС), определяющего рабочую в данный момент ячейку. Каждая ячейка снабжена тэгом – специальным признаком хранимой информации. Такая ЭВМ имеет структуру, представленную на [ Cкачайте файл, чтобы посмотреть ссылку ]. В ее состав помимо АЛУ входят два специальных буферных регистра РР1 и РР2. Здесь значение тэгов следующее: Op – в данной ячейке хранится операнд, C – признак наличия в ячейке кода операции.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 11.3.  Схема выполнения операции в ЭВМ с безадресной системой команд
Проиллюстрируем работу такой ЭВМ на примере вычисления выражения ((a + b) * c - d) / e.
На первых двух тактах работы из памяти извлекаются операнды a и b и помещаются в рабочие регистры РР1 и РР2. Считав следующую ячейку стековой памяти, устройство управления по ее тэгу определяет, что данная информация представляет собой код операции. Этот код направляется в АЛУ, где и проводится сложение хранящихся в регистрах операндов с записью результата в один из рабочих регистров. Так как в следующей ячейке хранится операнд, то он направляется в РР, свободный от записанного результата. После этого производится выполнение следующей операции и так далее.
Такая структура ЭВМ обеспечивает высокое быстродействие, но требует весьма сложного программирования.
Взаимозависимость формата команды и основных параметров ЭВМ
Важной характеристикой команды служит ее длина, которая складывается из длины поля кода операции и суммы длин адресных полей:
n
nКом = nКОп +
· nАi,
i=1
где n – количество адресных полей в команде.
Максимальное количество операций, которое может быть закодировано в поле кода операций длиной nкоп , составляет
Kmax = 2nКОп
Тогда по известному количеству команд (K), составляющих систему команд данной ЭВМ, можно определить необходимую длину поля операции:
nКОп [ Cкачайте файл, чтобы посмотреть картинку ]log2K.
Естественно, что эта величина должна быть минимально возможным целым числом. Так, для ЭВМ, имеющей систему команд из 100 команд, длина поля кода операции составит 7 бит.
Если поле адреса команды содержит просто номер ячейки ЗУ, к которой производится обращение, то длина этого поля определяется следующим образом:
nA [ Cкачайте файл, чтобы посмотреть картинку ]log2VЗУ,
где VЗУ – объем запоминающего устройства.
Правомерна и другая постановка задачи – определение максимального объема запоминающего устройства (VЗУmax), к которому можно обратиться при заданной длине поля адреса. В этом случае
VЗУmax=2nадр
Современные ЭВМ имеют, как правило, запоминающие устройства с минимальной адресуемой единицей 1 байт (1 байт = 8 бит). Поэтому, например, адресация ЗУ объемом 1 мегабайт (1М байт = 220 байт) требует 20 разрядов адресного поля, а поле адреса длиной 16 разрядов позволяет обращаться к памяти максимального объема 64 килобайта (1К байт = 210 байт).
Одним из способов уменьшения длины поля адреса является введение в состав ЭВМ дополнительно специального блока памяти небольшого объема – регистровой памяти (РП). Это запоминающее устройство имеет высокое быстродействие и служит для хранения часто используемой информации: промежуточных результатов вычислений, счетчиков циклов, составляющих адреса при некоторых режимах адресации и т.д.. Так как объем РП невелик, адресация ее элементов требует относительно короткого адресного поля. Например, для регистровой памяти объемом 8 регистров требуется всего лишь трехразрядное адресное поле.


Способы адресации
Решить проблему сокращения разрядности команды только за счет сокращения количества указываемых в команде операндов и применения регистровой памяти невозможно. Этой же цели служит использование различных способов адресации операндов. Кроме того, применение нескольких способов адресации повышает гибкость программирования, так как в каждом конкретном случае позволяет обеспечить наиболее рациональный способ доступа к информации в памяти.
Различные способы адресации базируются на разных механизмах определения физического адреса операнда, то есть адреса фактического обращения к памяти при выполнении команды. Определение набора способов адресации, закладываемых в систему команд, является одним из важнейших вопросов разработки ЭВМ, существенно влияющим на ее архитектуру, вычислительные возможности, объем оборудования, быстродействие и другие характеристики.
К основным способам адресации относятся следующие: прямая, непосредственная, косвенная, относительная.
Прямая адресация. Физический адрес операнда совпадает с кодом в адресной части команды ([ Cкачайте файл, чтобы посмотреть ссылку ]). Формальное обозначение:
Операндi = (Аi),
где Аi – код, содержащийся в i-м адресном поле команды.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 11.4.  Прямая адресация
Выше при описании способов кодирования команд и расчете длины адресного поля предполагалось использование именно этого способа адресации.
Допускается использование прямой адресации при обращении как к основной, так и к регистровой памяти.
Непосредственная адресация. В команде содержится не адрес операнда, а непосредственно сам операнд ([ Cкачайте файл, чтобы посмотреть ссылку ]):
Операндi= Аi.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 11.5.  Непосредственная адресация
Непосредственная адресация позволяет повысить скорость выполнения операции, так как в этом случае вся команда, включая операнд, считывается из памяти одновременно и на время выполнения команды хранится в процессоре в специальном регистре команд (РК). Однако при использовании непосредственной адресации появляется зависимость кодов команд от данных, что требует изменения программы при каждом изменении непосредственного операнда.
Косвенная адресация ([ Cкачайте файл, чтобы посмотреть ссылку ]). Адресная часть команды указывает адрес ячейки памяти ([ Cкачайте файл, чтобы посмотреть ссылку ]) или номер регистра ([ Cкачайте файл, чтобы посмотреть ссылку ]), в которых содержится адрес операнда:
Операндi = ((Аi)).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 11.6.  Косвенная адресация
Применение косвенной адресация операнда из оперативной памяти при хранении его адреса в регистровой памяти существенно сокращает длину поля адреса, одновременно сохраняя возможность использовать для указания физического адреса полную разрядность регистра.
Недостаток этого способа – необходимо дополнительное время для чтения адреса операнда. Вместе с тем он существенно повышает гибкость программирования. Изменяя содержимое ячейки памяти или регистра, через которые осуществляется адресация, можно, не меняя команды в программе, обрабатывать операнды, хранящиеся по разным адресам.
Косвенная адресация не применяется по отношению к операндам, находящимся в регистровой памяти.
Предоставляемые косвенной адресацией возможности могут быть расширены, если в системе команд ЭВМ предусмотреть определенные арифметические и логические операции над ячейкой памяти или регистром, через которые выполняется адресация, например увеличение или уменьшение их значения на единицу. Так, адресация, при которой после каждого обращения по заданному адресу с использованием механизма косвенной адресация, значение адресной ячейки автоматически увеличивается на длину считываемого операнда, называют автоинкрементной. Адресация с автоматическим уменьшением значения адресной ячейки называется автодекрементной.
Относительная адресация. Этот способ используется тогда, когда память логически разбивается на блоки, называемые сегментами. В этом случае адрес ячейки памяти содержит две составляющих: адрес начала сегмента (базовый адрес) и смещение адреса операнда в сегменте. Адрес операнда определяется как сумма базового адреса и смещения относительно этой базы:
Операндi = (базаi + смещениеi).
Для задания базового адреса и смещения могут применяться ранее рассмотренные способы адресации. Как правило, базовый адрес находится в одном из регистров регистровой памяти, а смещение может быть задано в самой команде или регистре.
Рассмотрим два примера.
Адресное поле команды состоит из двух частей ([ Cкачайте файл, чтобы посмотреть ссылку ]): в одной указывается номер регистра, хранящего базовое значение адреса (начальный адрес сегмента), а в другом адресном поле задается смещение, определяющее положение ячейки относительно начала сегмента. Именно такой способ представления адреса обычно и называют относительной адресацией.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 11.7.  Относительная адресация
Первая часть адресного поля команды также определяет номер базового регистра, а вторая содержит номер регистра, в котором находится смещение ([ Cкачайте файл, чтобы посмотреть ссылку ]). Такой способ адресации чаще всего называют базово-индексным.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 11.8.  Базово-индексная адресация
Главный недостаток относительной адресацией – большое время вычисления физического адреса операнда. Но существенное преимущество этого способа адресации заключается в возможности создания "перемещаемых" программ – программ, которые можно размещать в различных частях памяти без изменения команд программы. То же относится к программам, обрабатывающим по единому алгоритму информацию, расположенную в различных областях ЗУ. В этих случаях достаточно изменить содержимое базового адреса начала команд программы или массива данных, а не модифицировать сами команды. По этой причине относительная адресация облегчает распределение памяти при составлении сложных программ и широко используется при автоматическом распределении памяти в мультипрограммных вычислительных системах.
Сравнить способы адресации можно по большому числу самых разнообразных критериев. В [ Cкачайте файл, чтобы посмотреть ссылку ] представлена характеристика рассмотренных способов по времени, необходимому для выборки операнда, длине адресного поля, требуемого для того или иного способа адресации, и удобству использования данного способа адресации при программировании. В соответствующих полях таблицы помимо указания по методике расчета необходимой величины содержится и место рассматриваемого способа адресации по избранному критерию. При расчетах учитывались лишь основные составляющие, влияющие на значение оцениваемой величины. Естественно, критерий, оценивающий гибкость того или иного способа адресации при программировании, не может быть абсолютно объективным и зависит от характера программы.
Таблица 11.1.

Критерий
Адресация


Прямая
Косвенная
Относительная
Базово-индексная
Непосредственная


ОЗУа)
РП
через ОЗУб)
через РП




Время выборки операнда
tОЗУ
3
tРП
2
2tОЗУ
7
tОЗУ+tРП
4
tОЗУ+tРП+tРК+t
·
5
tОЗУ+2tРП+t
·
6
tРК
1

Длина поля адреса
log2VОЗ
У
5
log2Vр
П
1
log2VОЗ
У
5
log2VРП
1
log2VРП+log2VСЕГМ
4г)
log2VРП
2
Lоперанда
3в)

Гибкость при адресации данных д)
5
4
3
2
1
1
6

Принятые обозначения:
tОЗУ – время считывания информации из ОЗУ; tРП – время считывания информации из РП; tРК – время считывания информации из регистра команд; t
· – время суммирования составных частей адреса; VОЗУ – объем ОЗУ; VРП – объем РП; VСЕГМ – объем сегмента; Lоперанда – длина операнда.
Примечания:
используется, в основном, для адресации внешних устройств;
используется крайне редко;
зависит от длины операнда;
зависит от размера сегмента;
зависит от особенностей программы.
12. Лекция: Цикл выполнения команды

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматривается взаимодействие узлов и устройств классической трехадресной ЭВМ на различных этапах автоматического выполнения программ.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Для улучшения понимания вопросов взаимодействия узлов и устройств ЭВМ рассмотрим автоматическое выполнение команды в трехадресной ЭВМ с классической архитектурой. Структурная схема такой ЭВМ показана на [ Cкачайте файл, чтобы посмотреть ссылку ]
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 12.1.  Структурная схема трехадресной ЭВМ
Обработку команды можно разбить на ряд функционально завершенных действий (этапов), составляющих ее цикл ([ Cкачайте файл, чтобы посмотреть ссылку ]).
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 12.2.  Цикл выполнения команды
Изучение цикла команды проведем при следующих начальных условиях и предположениях:
программа и операнды находятся в оперативном запоминающем устройстве (ОЗУ);
адрес ячейки ОЗУ, в которой находится выполняемая команда (k), зафиксирован на счетчике команд (СК);
команда считывается за одно обращение к ОЗУ;
команда, операнды и приемник результата используют прямую адресацию памяти.
Определим взаимодействие узлов и устройств ЭВМ на каждом этапе.
Первый этап – выборка исполняемой команды из ОЗУ. Для реализации этого этапа необходимо код со счетчика команд (СК) = k передать в ОЗУ, обратиться в ячейку ОЗУ с адресом k и содержимое этой ячейки, являющееся кодом этой команды, передать на регистр команд. Соответствующие передачи отмечены на [ Cкачайте файл, чтобы посмотреть ссылку ] цифрой 1: передача кода СК на РА (регистр адреса) ОЗУ, дешифрация адреса на дешифраторе адреса (ДшА), считывание команды из ячейки (k) ОЗУ и передача ее в РК.
Регистр адреса служит для хранения адреса, по которому происходит обращение к ОЗУ, на время этого обращения. Дешифратор преобразует поступающий на него адрес в унитарный код, который непосредственно воспринимается физическими элементами схем памяти. На его выходах всегда имеется одна и только одна возбужденная шина, соответствующая адресу выбираемой ячейки. Регистр команд предназначен для хранения в процессоре считанной из ОЗУ команды на время ее выполнения. На этом этапе после приема команды на РК дешифратор кода операции (ДшКОп) по операционной части выполняемой команды определяет тип команды. Сигнал с ДшКОп таким образом настраивает блок управления операциями (БУОп), что на его выходах формируются управляющие сигналы (УСi), которые необходимы для автоматического выполнения всего цикла команды вплоть до занесения в РК новой команды. Формирование УСi проходит на основе сигналов с датчика сигналов (ДС), который вырабатывает импульсы, равномерно распределенные по своим выходам. Регистр команд, дешифратор кода операции, блок управления операциями, датчик сигналов, счетчик команд составляют устройство управления.
Если данная команда не является командой перехода, то реализуется следующая последовательность этапов как продолжение первого.
Второй этап – выборка первого операнда (a). Необходимо код из поля адреса первого операнда – a из РК передать в ОЗУ, обратиться к ячейке с адресом a в оперативной памяти и код этой ячейки передать в АЛУ. Соответствующие передачи обозначены на [ Cкачайте файл, чтобы посмотреть ссылку ] цифрой 2.
Третий этап – выборка второго операнда (b). Производится по аналогии со вторым этапом. Соответствующие передачи на [ Cкачайте файл, чтобы посмотреть ссылку ] отмечены цифрой 3.
Четвертый этап – выполнение операции в соответствии с полем кода операции команды. Еще в конце первого этапа коммутатор операций определил тип выполняемой команды. Операнды переданы в АЛУ на втором и третьем этапах. Блок управления операциями формирует управляющие сигналы, необходимые для выполнения данной операции в АЛУ. Результат выполненной в АЛУ операции сохраняется в его внутреннем регистре результата (РР), а признаки результата – в регистре признаков АЛУ. Соответствующие передачи и взаимодействия блоков обозначены на [ Cкачайте файл, чтобы посмотреть ссылку ] цифрой 4.
Пятый этап – обращение к ОЗУ и запись по адресу c результата операции. Здесь код поля c регистра команд передается в ОЗУ на РА. Затем в ячейку ОЗУ с адресом c записывается результат операции, находящийся в регистре результата АЛУ. Признаки результата записываются из регистра признаков АЛУ в регистр флагов компьютера, из которого они передаются в БУОп, если очередная считанная в РК команда окажется командой условного перехода. Соответствующие передачи обозначены на [ Cкачайте файл, чтобы посмотреть ссылку ] цифрой 5.
Шестой этап – формирование адреса ячейки ОЗУ, где находится следующая команда программы, то есть замена старого кода в счетчике команд на новый. Так как в ЭВМ предполагается естественный порядок выполнения программы, то следующая команда находится в ячейках ОЗУ, располагающихся сразу же вслед за ячейками, занятыми выполненной командой. Считая, что выполненная команда занимает в памяти
· ячеек, получим, что суть этого этапа заключается в следующем изменении счетчика команд: СК = СК +
· . На этом заканчивается цикл выполнения команды: в СК сформирован адрес следующей команды k +
·. Выполнение этого этапа может совмещаться с выполнением предшествующих этапов, что и реализовано в большинстве ЭВМ.
Приведенная последовательность этапов повторяется и в дальнейшем для каждой из последующих команд программы, что обеспечивает автоматическое выполнение программы.
При выполнении команды перехода вышеизложенная последовательность этапов меняется. Допустим, в конце выполнения первого этапа дешифратор кода операции зафиксировал выполнение команды безусловного перехода. Эту ситуацию можно представить так: (k) = БП j, то есть код выполняемой команды выбран из ячейки с адресом k, это – команда безусловного перехода (БП), которая должна передать управление на выполнение команды, имеющей смещение j относительно текущей команды. В данном случае выполнение этапов со второго по четвертый блокируется, и выполнение команды безусловного перехода заключается в прибавлении значения j к счетчику команд.
В команде условного перехода нарушение естественного порядка выполнения программы (то есть передача кода k + j в СК) происходит только при выполнении определенного условия. Это условие характеризует результат, полученный командой, предшествующей команде условного перехода.
Таким условием может быть, например, отрицательный результат или результат, равный нулю.


13. Лекция: Основы схемотехнической реализации ЭВМ

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Рассматриваются основные элементы, составляющие систему логических элементов, их схемотехническая реализация, статические и динамические параметры, порядок проектирования комбинационных схем на примере одноразрядного сумматора.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Системы логических элементов
Системой логических элементов называется функционально полный набор логических элементов, объединенных общими электрическими, конструктивными и технологическими параметрами и использующих одинаковый тип межэлементных связей [ Cкачайте файл, чтобы посмотреть ссылку ]. Системы элементов содержат элементы для выполнения логических операций, запоминающие элементы, элементы, реализующие функции узлов ЭВМ, а также элементы для усиления, восстановления и формирования сигналов стандартной формы.
Условно-графические обозначения (УГО) некоторых логических элементов представлены на [ Cкачайте файл, чтобы посмотреть ссылку ]
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 13.1.  Условно-графические обозначения логических элементов
УГО элемента представляет собой прямоугольник, к которому слева подходят входные сигналы, а справа выходят выходные. Внутри прямоугольника ставится условное обозначение выполняемой элементом логической функции. Если значение выходного сигнала принимает инверсное значение по отношению к обозначенной внутри элемента функции, то данный выход обозначается на УГО элемента кружком ([ Cкачайте файл, чтобы посмотреть ссылку ]). Аналогично, если активным уровнем входного сигнала является логический "0", то данный вход обозначается кружком (вход E элемента [ Cкачайте файл, чтобы посмотреть ссылку ] ).
Если элемент выполняет сложную функцию, имеет несколько функционально различных групп входов и выходов, то входы и выходы отделяются от основного поля УГО вертикальными линиями. Внутри каждого из получившихся полей функционально различные группы входов и выходов отделяются друг от друга горизонтальными линиями. На [ Cкачайте файл, чтобы посмотреть ссылку ] показан элемент, выход которого может находиться в одном из трех состояний: логический "0", логическая "1", состояние высокого сопротивления. В состоянии высокого сопротивления выход элемента отключается от входов всех других элементов, с которыми он связан. Вход E (enable) этого элемента управляет состоянием его выхода. Так как на условно-графическом обозначении этот вход отмечен кружком, то отсюда следует, что функция разрешения передачи двоичного сигнала с входа на выход элемента выполняется при состоянии логического "0" на входе разрешения E. Если на вход E подан сигнал логической "1", то выход элемента находится в отключенном (так называемом "третьем") состоянии.
Каждый логический элемент – это электронно-техническое изделие ([ Cкачайте файл, чтобы посмотреть ссылку ]). В этих схемах все транзисторы работают в ключевом режиме. Это означает, что при подаче сигнала высокого уровня на базу транзистора, его сопротивление становится пренебрежимо малым, то есть транзистор как бы "стягивается в точку". При низком потенциале на базе транзистора сопротивление между коллектором и эмиттером становится чрезвычайно большим, что фактически означает разрыв цепи.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 13.2.  Схемотехническая реализация логических элементов
Рассмотрим это на примере работы инвертора ([ Cкачайте файл, чтобы посмотреть ссылку ]). Если сигнал X имеет высокий потенциал, то ключ, реализованный на транзисторе, замкнут, и потенциал точки Y низкий. В противном случае связь между точкой Y и "землей" разорвана, и сигнал Y имеет высокий уровень, что и обеспечивает реализацию логической функции "отрицание".
Для элемента "И-НЕ" сигнал в точке Y будет иметь низкий уровень (НУ) лишь тогда, когда оба сигнала X1 и X2 имеют высокий уровень (ВУ). Работа этого элемента описывается [ Cкачайте файл, чтобы посмотреть ссылку ].
Таблица 13.1.

X1
X2
Y

НУ
НУ
ВУ

НУ
ВУ
ВУ

ВУ
НУ
ВУ

ВУ
ВУ
НУ

Если принять, как это делается в наиболее распространенных сериях логических элементов, высокий уровень сигнала за логическую "1", а низкий уровень - за логический "0", то получим таблицу истинности данного элемента ([ Cкачайте файл, чтобы посмотреть ссылку ]).
Таблица 13.2.

X1
X2
Y

0
0
1

0
1
1

1
0
1

1
1
0

Эта таблица соответствует логической функции "И-НЕ".
В то же время, принимая высокий уровень сигнала за логический "0", а низкий уровень – за логическую "1", получим следующую таблицу истинности ([ Cкачайте файл, чтобы посмотреть ссылку ]).
Таблица 13.3.

X1
X2
Y

1
1
0

1
0
0

0
1
0

0
0
1

Эта таблица соответствует уже функции "ИЛИ-НЕ".
Таким образом, кодирование сигналов в системе логических элементов может влиять на выполняемую им логическую функцию. В дальнейшем будем полагать кодировку сигналов, принятую для [ Cкачайте файл, чтобы посмотреть ссылку ].
Для элемента "ИЛИ-НЕ" (см. [ Cкачайте файл, чтобы посмотреть ссылку ]) сигнал в точке Y будет иметь высокий уровень лишь тогда, когда оба сигнала X1 и X2 имеют низкий уровень. Работа этого элемента описывается [ Cкачайте файл, чтобы посмотреть ссылку ], а его таблица истинности при сделанных предположениях о кодировке сигнала – [ Cкачайте файл, чтобы посмотреть ссылку ]. Эта таблица соответствует логической функции "ИЛИ-НЕ".
Таблица 13.4.

X1
X2
Y

НУ
НУ
ВУ

НУ
ВУ
НУ

ВУ
НУ
НУ

ВУ
ВУ
НУ

Таблица 13.5.

X1
X2
Y

0
0
1

0
1
0

1
0
0

1
1
0

Параметры элементов принято делить на статические и динамические [ Cкачайте файл, чтобы посмотреть ссылку ]. Статические параметры инвариантны к переходным процессам и измеряются в статическом режиме. Динамические, наоборот, определяют реактивные свойства элемента и измеряются во время переходных процессов.
К статическим параметрам относятся токи, текущие по выводам схемы, и соответствующие напряжения. Отметим среди этих параметров следующие:
ток потребления;
напряжение источника питания;
пороговое напряжение низкого уровня (U0);
пороговое напряжение высокого уровня (U1);
потребляемая мощность;
нагрузочная способность;
помехоустойчивость.
Среди многочисленных динамических параметров, характеризующих схему, выделим следующие:
время перехода при включении (t10) (задний фронт);
время перехода при выключении (t01) (передний фронт);
время задержки распространения при включении (tзд01);
время задержки распространения при выключении (tзд10);
среднее время задержки распространения (tзд ср) – интервал времени, равный полусумме времен задержки распространения сигнала при включении и при выключении; в дальнейшем это время будем называть временем задержки элемента (tзд ).
Проиллюстрируем некоторые статические и динамические параметры логических схем на примере работы элемента "НЕ" (см. [ Cкачайте файл, чтобы посмотреть ссылку ]). Временная диаграмма входного и выходного сигналов этого элемента, на которой отмечены его статические и динамические параметры, приведена на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 13.3.  Статические и динамические параметры элемента "НЕ"


Порядок проектирования комбинационных схем
При проектировании схем, выполняющих ту или иную логическую функцию, необходимо обеспечить минимизацию аппаратных затрат на реализацию этих схем, а также во многих случаях необходимо сократить номенклатуру используемых логических элементов. Последнее требование реализуется путем выбора соответствующей системы элементов. В настоящее время основные серии интегральных логических схем включают в себя элементы, составляющие некоторый функционально полный логический базис, а также дополнительные элементы, реализующие часто встречающиеся логические функции [ Cкачайте файл, чтобы посмотреть ссылку ]. В качестве функционально полных базисов используются, как правило, одноэлементные базисы "И-НЕ" либо "ИЛИ-НЕ".
Рассмотрим этапы проектирования комбинационных логических схем на одноэлементном базисе "И-НЕ" без использования каких-либо дополнительных логических элементов на примере проектирования одноразрядного комбинационного сумматора. Такой сумматор является основой построения многоразрядной суммирующей схемы, выполняющей операции над числами, представленными в том или ином коде.
Пример выполнения операции суммирования чисел, представленных в обратном коде:
Xок=0.1011
Yок=1.0110
+0.1011
1.0110
+1.0.0001
_______1
0.0010
Из примера видно, что в каждом разряде происходит суммирование соответствующих разрядов операндов и переноса, поступающего из предыдущего разряда (для младшего разряда – циклический перенос из знакового разряда). При этом вырабатывается значение суммы в этом разряде и перенос в следующий разряд.
Условно-графическое обозначение элемента, выполняющего эти действия, приведено на [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 13.4.  Условно-графическое обозначение одноразрядого сумматора
Рассмотрим основные этапы проектирования такой схемы.
Этап 1. Представление функции, выполняемой проектируемой схемой, в каноническом виде, то есть в виде таблицы истинности или одной из совершенных нормальных форм записи. Обычно на этом этапе функцию легче описать таблицей истинности. Так как проектируется двухвыходная логическая схема, то необходимо представить таблицу истинности для каждого ее выхода ([ Cкачайте файл, чтобы посмотреть ссылку ]).
Таблица 13.6.

Входы
Выходы

Xi
Yi
Pi
Si
Pi+1

0
0
0
0
0

0
0
1
1
0

0
1
0
1
0

0
1
1
0
1

1
0
0
1
0

1
0
1
0
1

1
1
0
0
1

1
1
1
1
1

Этап 2. Минимизация логической функции. На этом этапе можно использовать любые методы минимизации [ Cкачайте файл, чтобы посмотреть ссылку ]. Специфика минимизации многовыходных функций – необходимость получения устройства, имеющего минимальный общий состав оборудования, то есть следует проводить минимизацию одной функции с учетом возможного использования части полученного оборудования для минимизации другой функции. В нашем примере не будем рассматривать эту особенность и проведем автономную минимизацию каждой функции. Минимизацию логических функций можно проводить различными методами: методом Квайна, его модификацией – методом Квайна – Мак-Класки, методом диаграмм Вейча. Метод диаграмм Вейча удобно использовать для минимизации функций от небольшого (до четырех) числа переменных. Диаграмма Вейча для функции Si представлена в [ Cкачайте файл, чтобы посмотреть ссылку ].
Таблица 13.7. Диаграмма Вейча для функции суммы одноразрядного сумматора


yi
yi

xi
0
1
0
1

xi
1
0
1
0


pi
pi
pi

Из диаграммы видно, что минимальная дизъюнктивная нормальная форма для функции суммы одноразрядного сумматора совпадает с ее совершенной дизъюнктивной нормальной формой:
Si= xiyi pi [ Cкачайте файл, чтобы посмотреть картинку ]xi yipi [ Cкачайте файл, чтобы посмотреть картинку ]xiyipi [ Cкачайте файл, чтобы посмотреть картинку ]xiyipi
Диаграмма Вейча для функции Pi+1 представлена в [ Cкачайте файл, чтобы посмотреть ссылку ].
Таблица 13.8. Диаграмма Вейча для функции переноса одноразрядного сумматора


yi
yi

xi
1
1
1
0

xi
0
1
0
0


pi
pi
pi

Минимальная дизъюнктивная нормальная форма для этой функции имеет вид:
Рi+1= xiyi [ Cкачайте файл, чтобы посмотреть картинку ]xipi [ Cкачайте файл, чтобы посмотреть картинку ]yipi
Этап 3. Перевод функции в базис, в котором будет строиться схема. В выбранном варианте это базис "Штрих Шеффера":
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. . 
Этап 4. Составление схемы на элементах, реализующих функции выбранного базиса. Для более наглядного отображения этого этапа выше обозначены номера элементов, которые будут реализовывать ту или иную часть функции. Полученные схемы представлены на [ Cкачайте файл, чтобы посмотреть ссылку ] и [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 13.5.  Схема, реализующая функцию суммы одноразрядного сумматора
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 13.6.  Схема, реализующая функцию переноса одноразрядного сумматора
14. Лекция: Архитектура персонального компьютера

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Страницы: 1 | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]
| [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ] | [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

  Если Вы заметили ошибку - [ Cкачайте файл, чтобы посмотреть ссылку ], или выделите ее и нажмите Ctrl+Enter  

[ Cкачайте файл, чтобы посмотреть картинку ]

Аннотация. Рассматривается обобщенная структура персональной ЭВМ, реализованной по магистральному принципу, структура и основные блоки 16-разрядного микропроцессора I8086, представление цифровой и символьной информации в ЭВМ, организация памяти и формирование физического адреса в сегментированном адресном пространстве.

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

В настоящее время персональные ЭВМ выпускаются миллионными тиражами с большим разнообразием архитектур. Однако наибольшее распространение получили компьютеры, построенные на базе микропроцессоров фирмы Intel либо микропроцессоров с аналогичной архитектурой, выпускаемых другими фирмами. Поэтому вопросы, связанные с организацией современных ЭВМ, будем рассматривать на примере именно этой архитектуры.
Микропроцессоры фирмы Intel в ходе своего развития к настоящему времени прошли ряд этапов, которые с определенным приближением можно характеризовать разрядностью микропроцессора. Первым в мире микропроцессором был выпущенный в 1971 году 4-разрядный микропроцессор Intel 4004. Следующим шагом стало появление ряда 8-разрядных микропроцессоров, наиболее характерным представителем которых стал нашедший чрезвычайно широкое применение Intel 8080, архитектурный аналог которого выпускался в нашей стране в составе микропроцессорного комплекта К580. Разработанный затем 16-разрядный микропроцессор Intel-8086 (отечественный аналог – микропроцессор К1810ВМ80) лег в основу первых персональных ЭВМ. Его архитектура, получившая обозначение x86, стала де факто стандартом на длительный период последующего развития этого направления вычислительной техники. Микропроцессор Intel 286 представлял собой некоторый переходный этап к архитектуре 32-разрядных микропроцессоров IA-32 (Intel Architеcture-32), которая с определенными модификациями развивается, начиная с выпущенного в 1985 году микропроцессора Intel 386. Появление в 2001 году микропроцессора Itanium ознаменовало начало периода 64-разрядных микропроцессоров.
Целью данного пособия является изучение базовых понятий архитектуры ЭВМ. Поэтому рассмотрим ее на примере компьютера, имеющего в своей основе микропроцессор с архитектурой x86. В тех вопросах, где это необходимо (аппаратные средства защиты информации, организация виртуальной памяти и т.д.), изложение материала будет базироваться на компьютерах, имеющих в своем составе микропроцессоры с архитектурой IA-32.
Структура 16-разрядного микропроцессора
Персональная ЭВМ типа IBM PC ([ Cкачайте файл, чтобы посмотреть ссылку ]) включает в себя микропроцессор (МП), оперативную память и устройства ввода-вывода (УВВ), объединенные между собой системной шиной.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 14.1.  Структура персональной ЭВМ
Микропроцессор предназначен для выполнения собственно арифметических и логических операций и управления взаимодействием блоков компьютера. Оперативная память хранит операнды и программу во время ее выполнения. Устройства ввода-вывода обеспечивают обмен информацией между ядром компьютера (МП и ОП) и средствами ввода и отображения данных. Сюда относятся мониторы, печатающие устройства, графопостроители, жесткие и гибкие магнитные диски и так далее.
Компьютер строится по магистрально-модульному принципу, при котором все блоки компьютера связываются между собой системной шиной, предназначенной для обмена данными, адресной и управляющей информацией между составными частями ЭВМ. Как правило, при такой организации в любой момент может быть установлена связь только между двумя модулями ЭВМ. Системная шина определяет общий порядок обмена между любыми блоками компьютера, а также максимальное количество используемых устройств ввода-вывода. Она включает в себя шину адреса (ША), шину данных (ШД) и шину управления (ШУ), содержащую набор линий, по которым передаются управляющие сигналы между блоками компьютера. Специфика каждого конкретного блока учитывается особыми управляющими устройствами – контроллерами, входящими в состав этих блоков, например, работой жесткого диска управляет контроллер жесткого диска, используя информацию, поступающую к нему от микропроцессора по системной магистрали.
Структура 16-разрядного микропроцессораI8086 представлена на [ Cкачайте файл, чтобы посмотреть ссылку ] [ Cкачайте файл, чтобы посмотреть ссылку ].
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 14.2.  Структура 16-разрядного микропроцессора
В состав микропроцессора входят:
арифметико-логическое устройство (АЛУ), предназначенное для выполнения арифметических и логических операций;
внутренняя регистровая память, состоящая из восьми 16-разрядных регистров; четыре из них допускают раздельное использование своих младших и старших байтов, обеспечивая тем самым возможность обработки как 16-разрядных слов, так и байтов информации;
устройство управления, включающее в себя
буфер команд, который представляет собой регистровую память объемом 6 байт, предназначенную для хранения выполняемой в данный момент команды (аналогично регистру команд в структуре классической ЭВМ) и заполняемую очередными командами из оперативной памяти по мере своего освобождения;
дешифратор кода операций, определяющий тип выполняемой команды;
блок управления операциями, который на основании расшифрованного дешифратором кода операции формирует управляющие сигналы, организующие работу всех блоков микропроцессора;
указатель команд (IP – instruction pointer), определяющий адрес выполняемой команды в сегменте команд оперативной памяти;
регистр флагов (FLAGS), содержащий признаки результата выполненных команд и некоторую управляющую информацию. Среди признаков результата отметим следующие:
ZF – флаг нуля: равен 1 при получении нулевого результата,
SF – флаг знака: устанавливается равным старшему биту результата,
CF – флаг переноса: фиксирует факт переноса из старшего бита в арифметических операциях,
OF – флаг переполнения: устанавливается в 1 при получении результата вне допустимого диапазона чисел,
PF – флаг паритета: устанавливается в 1, если младшие 8 бит результата операции содержат четное число единиц;
к флагам управления относятся
IF – флаг разрешения прерывания: когда флаг установлен в 1, процессор распознает маскируемые прерывания, что позволяет микропроцессору реагировать на особые ситуации, возникающие в работе внешних устройств; если значение флага равно нулю, то эти прерывания игнорируются,
DF – флаг направления, применяется в командах обработки последовательности байт в памяти: если флаг равен 0, последовательность обрабатывается с элемента, имеющего наименьший адрес; если флаг установлен в 1, последовательность обрабатывается от старшего адреса к младшему,
TF – флаг трассировки: если значение флага равно 1, то в микропроцессоре после выполнения каждой команды генерируется внутреннее прерывание, позволяющее перейти к соответствующей подпрограмме (используется при отладке программ);
блок сегментных регистров, состоящий из четырех 16-разрядных регистров, каждый из которых содержит старшие разряды базового (начального) адреса сегмента оперативной памяти, выделяемого программе при ее выполнении: кодового сегмента CS, в котором содержится код программы; сегмента данных DS; сегмента стека SS и дополнительного сегмента данных ES;
шинный интерфейс, который содержит схемы, обеспечивающие связь внутренней магистрали микропроцессора с системной шиной.


Представление данных в ЭВМ
Вся информация в ЭВМ хранится в виде наборов бит, то есть комбинаций 0 и 1. Числа представляются двоичными комбинациями в соответствии с числовыми форматами, принятыми для работы в данной ЭВМ, а символьный код устанавливает соответствие букв и других символов двоичным комбинациям.
Для чисел имеется три числовых формата:
двоичный с фиксированной точкой;
двоичный с плавающей запятой;
двоично-кодированный десятичный (BCD).
В двоичном формате с фиксированной точкой числа могут быть представлены без знака (коды) или со знаком. Для представления чисел со знаком в современных ЭВМ в основном применяется дополнительный код. Это приводит к тому, что, как показано ранее, отрицательных чисел при заданной длине разрядной сетки можно представить на одно больше, чем положительных. Хотя операции в ЭВМ осуществляются над двоичными числами, для записи их в языках программирования, в документации и отображения на экране дисплея часто используют более удобное восьмеричное, шестнадцатеричное и десятичное представление.
В двоично-кодированном десятичном формате каждая десятичная цифра представляется в виде 4 битного двоичного эквивалента. Существуют две основные разновидности этого формата: упакованный и неупакованный. В упакованном BCD-формате цепочка десятичных цифр хранится в виде последовательности 4-битных групп. Например, число 3904 представляется в виде двоичного числа 0011 1001 0000 0100. В неупакованном BCD-формате каждая десятичная цифра находится в младшей тетраде 8-битной группы (байте), а содержимое старшей тетрады определяется используемой в данной ЭВМ системой кодирования, и в данном случае несущественно. То же число 3904 в неупакованном формате будет занимать 4 байта и иметь вид:
xxxx0011 xxxx1001 xxxx0000 xxxx0100 .
Числа с плавающей запятой обрабатываются на специальном сопроцессоре (FPU - floating point unit), который, начиная с МП I486, входит в состав БИС микропроцессора. Данные в нем хранятся в 80-разрядных регистрах. Управляя настройками сопроцессора, можно изменять диапазон и точность представления данных этого типа ([ Cкачайте файл, чтобы посмотреть ссылку ]).
Таблица 14.1.

Тип данных
Размер (бит)
Диапазон
Обрабатывающий блок

Целые без знака

1 байт
1 слово
1 двойное слово
8
16
32
0...255
0...65535
0...4294967295
АЛУ

Целые со знаком

1 байт
8
-128...+127
АЛУ

1 слово
16
-32768...+32767
FPU

1 двойное слово
32
-2147483648...+2147483647


1 учетверенное слово
64

·( 0.92*1019)


Числа с плавающей запятой

действительное число
32 (1+8+23)

·( 0.34*1039)
FPU

с двойной точностью
64 (1+11+52)

·( 0.18*10309)


с увеличенной точностью
80 (1+15+64)

·( 0.12*104933)


Двоично-десятичные числа

1 байт неупакованное
8
0...9
АЛУ

1 байт упакованное
8
0...99
АЛУ

10 байт упакованное
80
0...(99...99)18цифр
FPU

Организация оперативной памяти
ОП является основной памятью для хранения информации. Она организована как одномерный массив ячеек памяти размером в 1 байт. Каждый из байтов имеет уникальный 20 битный физический адрес в диапазоне от 00000 до FFFFFh (здесь и далее для записи адресов используется шестнадцатеричная система счисления, признаком которой является символ h в конце кода). Таким образом, размер адресного пространства ОП составляет 220 = 1Мбайт. Любые два смежных байта в памяти могут рассматриваться как 16-битовое слово. Младший байт слова имеет меньший адрес, а старший - больший. Так шестнадцатеричное число 1F8Ah, занимающее слово, в памяти будет расположено в последовательности 8Ah, 1Fh. Адресом слова считается адрес его младшего байта. Поэтому 20 битовый адрес памяти может рассматриваться и как адрес байта, и как адрес слова.
Команды, байты и слова данных можно размещать по любому адресу, что позволяет экономить память вследствие ее более полного заполнения. Однако для экономии времени выполнения программ целесообразно размещать слова данных в памяти, начиная с четного адреса, так как микропроцессор передает такие слова за один цикл работы шины. Слово с четным адресом называется выровненным по границе слов. Невыровненные слова данных с нечетным адресом допустимы, но для их передачи требуется два цикла шины, что снижает производительность ЭВМ. Заметим, что необходимое количество циклов считывания слова данных инициируется микропроцессором автоматически. Следует иметь в виду, что при операциях со стеком слова данных должны быть выровнены, а указатель стека инициирован на четный адрес, так как в таких операциях участвуют только слова данных.
Поток команд разделяется на байты при заполнении очереди команд внутри микропроцессора. Поэтому выравнивание команд практически не влияет на производительность и не используется.
Адресное пространство ОП делится на сегменты. Сегмент состоит из смежных ячеек ОП и является независимой и отдельно адресуемой единицей памяти, которая в базовой архитектуре персональной ЭВМ имеет фиксированную емкость 216 = 64К байт. Каждому сегменту назначается начальный (базовый) адрес, являющийся адресом первого байта сегмента в адресном поле ОП. Значение физического адреса ячейки складывается из адреса сегмента и смещения ячейки памяти относительно начала сегмента (внутрисегментное смещение). Для хранения значений адреса сегмента и смещения используются 16-битовые слова.
Чтобы получить 20-битовый физический адрес, микропроцессор автоматически осуществляет следующие операции. Значение базового адреса сегмента умножается на 16 (сдвиг на 4 разряда влево) и суммируется со значением смещения в сегменте ([ Cкачайте файл, чтобы посмотреть ссылку ]). В результате получается 20-битовое значение физического адреса. При суммировании может возникнуть перенос из старшего бита, который игнорируется. Это приводит к тому, что ОП оказывается как бы организованной по кольцевому принципу. За ячейкой с максимальным адресом FFFFFh следует ячейка с адресом 00000h.
[ Cкачайте файл, чтобы посмотреть картинку ] Рис. 14.3.  Схема получения физического адреса
Сегменты физически не привязаны к конкретному адресу ОП, и каждая ячейка памяти может принадлежать одновременно нескольким сегментам, так как базовый адрес сегмента может определяться любым 16-битовым значением. Сегменты могут быть смежными, неперекрывающимися, частично или полностью перекрывающимися. Вместе с тем, в соответствии с алгоритмом вычисления физического адреса, начальные адреса сегментов всегда кратны 16.
Логические и арифметические основы и принципы работы ЭВМ

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть ссылку ]: версия для печати

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

Учебники к курсу
Гуров В.В., Чуканов В.О. [ Cкачайте файл, чтобы посмотреть ссылку ] Интернет-университет информационных технологий - ИНТУИТ.ру, 2006
Варфоломеев В.А., Лецкий Э.К., Шамров М.И., Яковлев В.В. [ Cкачайте файл, чтобы посмотреть ссылку ] Интернет-университет информационных технологий - ИНТУИТ.ру, 2005
Богданов А.В., Корхов В.В., Мареев В.В., Станкова Е.Н. [ Cкачайте файл, чтобы посмотреть ссылку ] Интернет-университет информационных технологий - ИНТУИТ.ру, 2004
Новиков Ю.В., Скоробогатов П.К. [ Cкачайте файл, чтобы посмотреть ссылку ] Интернет-университет информационных технологий - ИНТУИТ.ру, 2006
Список литературы
Внимание! Внешние ссылки могут не работать. Пожалуйста, ищите необходимую информацию в Сети (WWW).



Аванесян Г.Р., Лёвшин В.П. Интегральные микросхемы ТТЛ, ТТЛШ: Справочник М.: Машиностроение, 1993
Атовмян И.О. Архитектура вычислительных систем М.: МИФИ, 2002
Борковский А. Англо-русский словарь по программированию и информатике (с толкованиями) М.: Русский язык, 1990
Бродин В.Б., Шагурин И.И. Микропроцессор i486.Архитектура, программирование, интерфейс М.:ДИАЛОГ-МИФИ,1993
Гуров В.В. Синтез комбинационных схем в примерах М.: МИФИ, 2001
Гуров В.В., Ленский О.Д., Соловьев Г.Н., Чуканов В.О. Архитектура, структура и организация вычислительного процесса в ЭВМ типа IBM PC М.: МИФИ, 2002. Под ред. Г.Н. Соловьева
Каган Б.М. Электронные вычислительные машины и системы М.: Энергоатомиздат, 1991
Казаринов Ю.М., Номоконов В.Н., Подклетнов Г.С. и др. Микропроцессорный комплект К1810: Структура, программирование, применение М.: Высшая школа, 1990. Под ред. Ю.М. Казаринова
Корнеев В.В., Киселев А.В. Современные микропроцессоры М.: Нолидж, 1998
Лю Ю-Чжен, Гибсон Г. Микропроцессоры семейства 8086/8088 М.:Радио и связь, 1987
Майоров С.А., Новиков Г.И. Структура электронных вычислительных машин Л.: Машиностроение, Ленингр.отд-ие, 1979
Никитин В.Д., Соловьев Г.Н. Операционнные системы М.:Мир, 1989
Савельев А.Я. Прикладная теория цифровых автоматов М.: Высшая школа, 1987
ГОСТ 15133-77. Приборы полупроводниковые, термины и определения
ГОСТ 17021-75.Микроэлектроника, термины и определения


Логические и арифметические основы и принципы работы ЭВМ

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть ссылку ]: версия для печати

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]      [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]   [ Cкачайте файл, чтобы посмотреть ссылку ]     

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 # 
 Ключевое слово
№ лекции (страницы)

I


 
Intel-8086
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



А


 
автомат Неймана
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
автомат Тьюринга
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
алгебра
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

 
 
...
Кроме обычной алгебры существует специальная, основы которой были заложены английским математиком XIX века Дж. Булем. Эта алгебра занимается так называемым исчислением высказываний.
Ее особенностью является применимость для описания работы так называемых дискретных устройств, к числу которых принадлежит целый класс устройств автоматики и вычислительной техники.
При этом сама алгебра выступает в качестве модели устройства. Это означает, что работа произвольного устройства указанного типа может быть лишь в каком-то отношении описана с помощью построений этой алгебры. Действительное реальное устройство физически работает не так, как это описывает алгебра логики. Однако применение положений этой теории позволяет сделать ряд полезных в практическом отношении обобщений.
... [ Cкачайте файл, чтобы посмотреть ссылку ]

[ Cкачайте файл, чтобы посмотреть картинку ]



 
АЛУ
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]), [ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
анализ
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
аргумент
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ], [ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



 
арифметико-логическое устройство
[ Cкачайте файл, чтобы посмотреть ссылку ] ([ Cкачайте файл, чтобы посмотреть ссылку ]),

[ Cкачайте файл, чтобы посмотреть картинку ]



Б


 
быстродействие
[ Cкачайте файл, чтобы посмотреть ссыл