отчет по втит лаба1


Отчет
По лабораторной работе№1
«Исследование дешифратора»
Выполнил: Кириллин А.А
Группа: МИ-09
Дата:___________
Программа 1:
library ieee;
use ieee.std_logic_1164.all;
entity lab1 is
port(
adr_i: in bit_vector(2 downto 0);
data_out: out bit_vector(7 downto 0)
);
end lab1;
architecture BBB of lab1 is
begin
p0: process (adr_i)
begin
case adr_i is
when "000"=>data_out<="00000001";
when "001"=>data_out<="00000010";
when "010"=>data_out<="00000100";
when "011"=>data_out<="00001000";
when "100"=>data_out<="00010000";
when "101"=>data_out<="00100000";
when "110"=>data_out<="01000000";
when "111"=>data_out<="10000000";
end case;
end process;
end;
Временная диаграмм работы устройства:Программа 2:
library ieee;
use ieee.std_logic_1164.all;
entity Vhdl2 is
port(
y_i: in std_logic_vector(3 downto 0);
adr_out: out std_logic_vector(1 downto 0)
);
end Vhdl2;
architecture BBB of Vhdl2 is
begin
p0: process (y_i)
begin
case y_i is
when "0001"=>adr_out<="00";
when "0010"=>adr_out<="01";
when "0100"=>adr_out<="10";
when "1000"=>adr_out<="11";
when others=>adr_out<="ZZ";
end case;
end process;
end;
Временная диаграмм работы устройства:


Приложенные файлы

  • docx 8858761
    Размер файла: 571 kB Загрузок: 0

Добавить комментарий