КУРСОВИК МПС — 17

Вологодский техникум железнодорожного транспорта – филиал федерального государственного бюджетного образовательного учреждения высшего образования «Петербургский государственный университет путей сообщения Императора Александра I»
(ВТЖТ – филиал ПГУПС)










МЕТОДИЧЕСКИЕ УКАЗАНИЯ И ЗАДАНИЯ
ПО ВЫПОЛНЕНИЮ КУРСОВОГО ПРОЕКТА

МДК 02.01 микропроцессорные системы




специальность 09.02.01 Компьютерные системы и комплексы





















Вологда
2015г.

ПМ.02 Применение микропроцессорных систем, установка и настройка периферийного оборудования.
МДК 02.01 Микропроцессорные системы: – Вологда: Вологодский техникум железнодорожного транспорта – филиал федерального государственного бюджетного образовательного учреждения высшего профессионального образования «Петербургский государственный университет путей сообщения Императора Александра I» (ВТЖТ – филиал ПГУПС), 2015.

Методические указания и контрольные задания по курсовому проекту составлены в соответствии с ФГОС СПО по специальностям среднего профессионального образования. Методические указания призваны обеспечить самостоятельную работу студентами заочной формы обучения.


Составитель: Домнина Г.Г. – преподаватель ВТЖТ – филиал ПГУПС

содержание
1
Введение
4

2
Пояснительная записка
5

3
Содержание курсового проекта
6

4
Пример выполнения специальной части курсового проекта
9

5
Задание 1
8

6
Задание 2
12

7
Задание 3
19

8
Варианты заданий
25

9
Рекомендуемая литература
27

10
Приложения
28


ВВЕДЕНИЕ

Важнейшим средством построения автоматов, управляющих различными техническими и технологическими процессами, является электронная техника. Большими возможностями обладает цифровая техника. Основу элементной базы цифровой электронной техники составляют интегральные микросхемы - типовые узлы, обладающие определенными функциональными свойствами.
Такая элементная база определяет подход к разработке электронных устройств, как к совокупности отдельных функциональных узлов. Рассматриваемые в курсовом проекте комбинационное и последовательное устройство (задание 1 и 2) на интегральных схемах малой и средней степени интеграции, а также микропроцессорная система является основными типами объединения микросхем, отвечающих функциональным требованиям автоматов управления процессами. Целью курсового проекта является ознакомление на практике с проектированием типовых устройств цифровой электронной техники.
Третье задание заключается в проектировании микропроцессорной системы в программированной ее части. Система должна обладать функциональными свойствами, заданными в первом и втором заданиях.
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

Дисциплина «Микропроцессоры и микропроцессорные системы» является специальной дисциплиной по специальности 230101 «Вычислительные машины, комплексы, системы и сети». Курсовой проект по дисциплине «Микропроцессоры и микропроцессорные системы» является комплексной самостоятельной работой студентов и имеет цель систематизировать и закрепить знания, полученные при изучении специальных дисциплин
Студент должен:
Уметь:
Минимизировать логическое уравнение
Изображать логическую схему проектируемого устройства
Спроектировать последовательностное устройство (счетчик)
Спроектировать микропроцессорную систему
Знать:
Знать элементную базу современной цифровой электронной техники
Состав комплекта микропроцессорной системы
Систему команд микропроцессора
Проект должен состоять из расчетно-пояснительной записки и графической части. В пояснительной записке приведена структура курсового проекта и пример выполнения специальной части. Пояснительная записка должна оформляться в соответствии с требованиями ГОСТ 2.105.95 и требованиями принятыми в техникуме. Объем пояснительной записки 15-20 страниц, формата А4 выполняется с помощью ПЭВМ. Текстовая часть пояснительной записки иллюстрируется схемами, таблицами. Изложение текста должно быть последовательным и кратким.
Основные вопросы текста в записке следует выделить заголовками. В ходе изложения необходимо делать ссылки на использованную литературу, полный список которой должен быть дан в конце пояснительной записки.
Графическая часть выполняется на стандартных листах формата А4. Она должна состоять из трех листов следующего содержания:
Лист №1-2: схема электрическая принципиальная комбинационного и последовательностного устройств.
Лист №3: схема электрическая принципиальная микропроцессорной системы на основе выбранного комплекта БИС.
Чертежи выполняются в соответствии с требованиями ЕСКД, с использованием ПЭВМ.
СОДЕРЖАНИЕ КУРСОВОГО ПРОЕКТА

Во введении необходимо осветить перспективы применения микропроцессоров в различных областях. Влияние внедрения МПС на качество и производительность труда.
В общей части должна быть дана краткая характеристика выбранного микропроцессорного комплекта. Описание больших интегральных схем микропроцессорного комплекта: процессор, системный контроллер, регистр, интерфейс ввода - вывода; оперативное запоминающее устройство; перепрограммируемое запоминающее; устройство. Их графическое, изображение, параметры, описание работы.
В специальной части записки необходимо указать текст задания, условия изобразить проектируемое устройство как функциональный блок с указанием входов и выходов сигналов. Записывать таблицу связи этих сигналов. Далее следует представить описание этапов выполнения работы.

Задание 1

Спроектировать комбинационное устройство цифровой электронной техники.
На вход устройства поступают одноразрядные сигналы ХЗ, Х2, XI от датчиков. На выходе устройства формируется сигнал Р, используемый для управления некоторым исполнительным механизмом. Значение Р = 1 соответствует сочетанию входных сигналов ХЗ Х2 XI, десятичные коды которых указаны в таблице вариантов заданий. Для остальных сочетаний Р - 0.
При выполнении задания необходимо:
Изобразить проектируемое устройство как функциональный блок, указать входные и выходные сигналы. Составить таблицу истинности связи сигналов. Записать соответствующее логическое уравнение в СДНФ.
Минимизировать логическое уравнение. Рассчитать по этому уравнению значение Р для всех сочетаний входных сигналов. Изобразить логическую схему проектируемого устройства
Перевести минимизированное уравнение в базис И-НЕ. На основе этого уравнения построить Схему электрическую принципиальную.
Определить быстродействие проектируемого устройства
Изготовить комплект конструкторской документации на проектируемое устройство как на сборочную единицу: спецификация, сборочный чертеж, схема электрическая принципиальная, печатная плата.

Задание 2

Спроектировать последовательностное устройство цифровой техники для автоматического управления технологическим процессом.
Последовательностное устройство-счетчик с произвольным порядком счета. На его вход сначала подается сигнал начальной установки НУ, затем импульс С, переводящий счетчик в последующее состояние. Выходными сигналами устройства являются Q3, Q2, Q1. Их значения определяют положение трех органов производственного автомата па каждом такте выполнение: технологической операции. Последовательность сочетаний сигналов Q3, Q2, Q1 как десятичных кодов задана и таблице вариантов заданий. Первое сочетание должно устанавливаться после сигнала НУ. При выполнении задания необходимо:
Изобразить проектируемое устройство как функциональный блок, указать входные и выходные сигналы. Составить таблицу состояний проектируемого устройства, в которой будут представлены входные и выходные сигналы. Обосновать количество необходимых для построения триггеров JK или D, как указано в таблице вариантов заданий.
Выполнить проектирование, для чего построить таблицу переходов по счетчику и таблицу управляющих сигналов триггеров. Осуществить минимизирование для построения комбинационных схем управления триггерами.
Записать уравнение функционирование счетчика.
Рассчитать по уравнениям и представить в таблице значений входных и выходных сигналов триггеров после сигнала НУ и всех заданных импульсов перехода к последующим состоянием. Построить соответствующие графики.
Изготовить комплект конструкторской документации на проектируемое устройство как на сборочную единицу: спецификация, сборочный чертеж, схема электрическая принципиальная, печатная плата.

Задание 3

Спроектировать микропроцессорную систему, реализующую функциональные свойства комбинационного и последонательностного устройства, согласно заданию 1 и 2. Программу выполнения команд микропроцессором построить по следующему алгоритму. Сигнал НУ принять в качестве сигнала начала выполнения программы. При начальной инициализации в микропроцессорную систему подать на выход исходный сигнал-слово Q. Далее в бесконечном цикле опрашивав, входные сигналы X, компиляцией минимизации, логического уравнения вырабатывать сигнал Р и подать его на выход.
Прием сигнала С осуществлять как прием запроса на прерывание. Если сигнал С установлен, то интерпретацией выдать очередное сочетание сигналов Q по таблица состояний. После выполнения последнего сочетания Q остановить микропроцессор.
При выполнении задания необходимо:
Изобразить условное обозначение микропроцессорной системы как функционального блока, распределив сигналы НУ, С, X, Р, Q по входам в микропроцессор и портам ввода/вывода. Составить таблицу истинности связи Р(X) и таблицу состояний сигналов Q.
Указать необходимую для выполнения задания конфигурации микропроцессорной системы: какие БИС должны в нее входить.
Записать распределение каналов А, В, С БИС как портов для ввода/вывода Указать используемые биты для сигналов X, Р, Q;
Составить алгоритм работы микропроцессора для выполнения заданного исходного алгоритма.
Записать программу на языке Ассемблер (повышенный уровень сложности).
Начертить схему электрическую принципиальную микропроцессорной системы.
ПРИМЕР ВЫПОЛНЕНИЯ СПЕЦИАЛЬНОЙ ЧАСТИ
КУРСОВОГО ПРОЕКТА

Отчет по заданию должен быть выполнен в виде расчетно-пояснительной записки с этапами проектирования, и содержать чертежи схем. В записке необходимо указать текст задания, условно изобразить проектируемое устройство как функциональный блок с указанием входных и выходных сигналов (рисунок 1). Далее следует представить описание этапов выполнения работы.

Задание 1

1 ПРЕКТИРОВАНИЕ КОМБИНАЦИОННОГО УСТРОЙСТВА ЦИФРОВОЙ ЭЛЕКТРОННОЙ ТЕХНИКИ ДЛЯ АВТОМАТА УПРАВЛЕНИЯ ТЕХНОЛОГИЧЕСКОЙ ОПЕРАЦИЕЙ
Спроектировать комбинационное устройство цифровой электронной техники для автомата управления технологической операцией. На вход устройства поступают одноразрядные сигналы X1, Х2, ХЗ от датчиков. На выходе устройства формируется сигнал Р, используемый для управления некоторым исполнительным механизмом. Значение Р=1 соответствует сочетанию входных сигналов XI, Х2, ХЗ, десятичные коды которых равны 0,1,2,7. Для остальных сочетаний Р=0.
X1
Проектируемое устройство как функциональный блок с указанием входных и выходных сигналов изображено на рисунке 1.



Рисунок 1 – Проектируемое устройство как функциональный блок
Заносим в таблицу (таблица 1) истинности связи сигналов, составляем карты Карно и по ним записываем соответствующее логическое уравнение в СДНФ (уравнение 1), минимизируем полученное выражение.
Таблица1 - Таблица истинности связи сигналов
Х1
Х2
X3
Р

1
2
3
4

0
0
0
1

0
0
1
1

0
1
0
1

0
1
1
0

1
0
0
0

1
0
1
0

1
1
0
0

1
1
1
1


13 EMBED Equation.3 1415 (1)

В соответствии с таблицей истинности (таблица 1) составляем карту Карно (таблица 2).

Таблица 2 - Карта Карно
X1\X2X3
00
01
11
10

0
1
1

1

1


1




Используя карту, получаем минимизированное логическое уравнение, описывающее заданную логическую связь между входными и выходными сигналами (уравнение 2).

13 EMBED Equation.3 1415 (2)

По данному уравнению строим электрическую принципиальную схему, представленную на рисунке 2.

Рисунок 2 - Электрическая принципиальная схема
По уравнению 2 рассчитываем значение Р для всех сочетаний входных сигналов.

Таблица 3 - Расчет Р(х)
ХЗ
Х2
XI
13 EMBED Equation.3 1415

1
2
3
4

0
0
0
1*1+0*0*0+1* 1=1

0
0
1
1*0+0*0*1+1*1=1

0
1
0
1*1+0*1*0+1*0=1

0
1
1
1*0+0*1*1+1*0=0

1
0
0
0*1 + 1*0*0 + 0* 1 =0,

1
0
1
0*0+1*0*1+0* 1=0

1
1
0
0*1 + 1*1*0 + 0*0 = 0

1
1
1
0*0+1*1*1+0*0=1


Построение схемы электрической принципиальной

Устройство может выполняться на любых приведенных в каталогах электронной промышленности МС. Желательно, чтобы их количество было минимально и обеспечивало заданное функционирование устройства. При небольшом количестве элементов в логической схеме дает такой результат дает перевод их в единый базис. Выполняем схему на основе уравнения в базисе И-НЕ. Переводим минимизированное уравнение в базис «И - НЕ » (уравнение 3) пользуясь теоремой Де Моргана.

13 EMBED Equation.3 1415 (3)

Схема электрическая принципиальная, реализующая преобразованное логическое уравнение в базисе «И-НЕ» представлена в приложении А.
Для построения устройства выбираем микросхему К155 ЛАЗ из справочника. Изображение микросхемы представлено на рисунке 3. Назначение выходов микросхемы К155ЛАЗ представлено в таблице 4. Электрические параметру микросхемы представлены в таблице 5.



Рисунок 3 - Интегральная микросхема К155ЛАЗ

Таблица 4,5 - Назначение выводов микросхемы К155ЛАЗ, Электрические параметры интегральной микросхемы К155ЛАЗ
Номер вывода
Назначение

1
2

1,2,4,5,9,10,12,13
Входы элементов интегральной микросхемы

3,6,8,11
Выходы элементов интегральной микросхемы

7
Общий (OV)

14
Напряжение питания (Ucc)

Параметр
Значение

1
2

Максимальное напряжение питания на входе
5,5В

Максимальное напряжение, приложенное к выходу закрытой схемы
5,25В

Минимальное напряжение питания на входе
-0,4В

Максимальная емкость нагрузки
200 пФ


Быстродействие разрабатываемого устройства занизит от времени задержки сигнала в каждом элементе применяемой МС и от времени переходного процесса заряда-разряда емкости проводов связи между элементами. Время задержки (tз) для микросхемы К155ЛАЗ равно 29 не (таблица 6).

Таблица 6 - Потребляемая мощность и время задержки
распространения сигнала МС
Параметр
ЛИ1
ЛН2
ЛЛ1
ЛА1
ЛЕ1
ЛА2
ЛА3
ЛА4

РОТР,МВт

173



26
110
80

Тзр, нс
27
22
22
27
22
33
29
29

Параметр
ЛЕ4
ЛП5
ЛР1
ЛР4
ТМ2
ТМ8
ТВ1
ТВ15

Ротр, МВт

262
73
53
150

100


Тзр, нс
22
30
22
n
60
35
60
60




Время задержки устройства (tз) оценивается суммой задержек на отдельных элементах по пути с наибольшим их числом и вычисляется по формуле 4
, (4)
где: n - количество МС
tзi - время задержки 1-го элемента
В проектируемом устройстве (приложение А) входной сигнал переходит по линии, включающей в себя 5 последовательно соединенных логических элемента К155ЛАЗ.
tз = 29нс* 5 = 145нс
Рисунки печатной платы комбинационного цифрового устройства представлен в приложениях Б и В.
Схема расположения элементов устройства представлена в приложении Г.
Спецификация комбинационного устройства представлена в приложении Д.

Задание 2

ПРОЕКТИРОВАНИЕ ПОСЛЕДОВАТЕЛЬНОСТНОГО УСТРОЙСТВА

Спроектировать последовательностное устройство - счетчик с произвольным порядком счета для использования в автомате управления текущим процессом. Входные сигналы: НУ - начальная установка и С - переход к определенному состоянию. Выходные сигналы: Q3, Q2, Q1. Десятичные коды последовательности выходных сигналов Q равны 4, 3, 7, 6, 5, 2, 0, 1 (проектирование на JK триггерах). Первый вход указывает исходное состояние выходов. Счетчик должен осуществлять циклический счет в соответствии с заданной последовательностью выходных сигналов.
Изображаем проектируемое устройство как функциональный блок (рисунок 4) и указываем входные и выходные сигналы.


Q1
Q2
Q3


Рисунок 4 - Проектируемое последовательностное устройство
как функциональный блок
Составляем таблицу состояний проектируемого устройства (таблица 7), и которой будут представлены входные и выходные сигналы.

Таблица 7 - Таблица состояний
N
С
Q3
Q2
Q1

1
2
3
4
5

Исх. 1
-
1
0
0

2

0
1
1

3

1
1
1

4

1
1
0

5

1
0
1

6

0
1
0

Т
m
0
0
0

8

0
0
1


Заданное устройство должно иметь 8 состояний, их обеспечивают 3 JK триггера.
На основе таблицы состояний строим таблицу переходов счётчика (таблицу 8). Таблица переходов позволяет построить таблицу управляющих сигналов применяемых в проектируемом устройстве (таблица 10). Для ее построения используется характеристическая таблица JK триггеров (таблица 9).

Таблица 8 - Таблица переходов счетчика
Q3
Q2
Q1
Q3(t) - Q3(t+1)
Q2(t) – Q2(t+1)
Q1(t) – Q1(t+1)

1
2
3
4
5
6

1
0
0
1-0
0-1
0-1

0
1
1
0-1
1-1
1-1

1
1
1
1-1
1-1
1-0

1
1
0
1-1
1-0
0-1

1
0
1
1-0
0-1
1-0

0
1
0
0-0
1-0
0-0

0
0
0
0-0
0-0
0-1

0
0
1
0-1
0-0
1-0


Таблица 9 – Характеристическая
таблица JK триггера
J(t)
K(t)
Q(t)- Q(t+1)

1
2
3

0
X
0-0

1
X
0-1

X
1
1-0

X
0
1-1


Таблица 10 - Таблица управляющих
сигналов счетчика
Q3
Q2
Q1
J3
K3
J2
K2
J1
K1

1
2
3
4
5
6
7
8
9

1
0
0
X
1
1
X
1
X

0
1
1
1
X
X
0
X
0

1
1
1
X
0
X
0
X
1

1
1
0
X
0
X
1
1
X

1
0
1
X
1
1
X
X
1

0
1
0
0
X
X
1
0
X

0
0
0
0
X
0
X
1
X

0
0
1
1
X
0
X
X
1


Таблица 10 является таблицей истинности комбинаций схем выработки сигналов J и К. для каждого из триггеров по сигналам Q.
Осуществляем минимизацию для построения комбинационных схем управления триггерами (рисунок 5).

Объединяем по правилу (четное количество 1-ц и Х- ов в парах, либо 1 отдельно):
1
Х
Х
1

1
1

Х
Х

1
Х

1


1
1
Х
Х


J3:
Q3\Q2Q1
00
01
11
10

0
0
1
1
0

1
X
X
X
X


K3:
Q3\Q2Q1
00
01
11
10

0
X
X
X
X

1
1
1
0
0




J2:
Q3\Q2Q1
00
01
11
10

0
0
0
Х
Х

1
1
1
Х
Х


K2:
Q3\Q2Q1
00
01
11
10

0
Х
Х
0
1

1
Х
Х
0
1


J1
Q3\Q2Q1
00
01
11
10

0
1
Х
Х
0

1
1
Х
Х
1


K1
Q3\Q2Q1
00
01
11
10

0
Х
1
0
Х

1
Х
1
1
Х



Рисунок 5. Карты Карно для JK триггера

В соответствии с картами Карно (рисунок 5) составляем функционирования счетчика и переводим их в базис «И-НЕ», используя теорему Де Моргана:


13 EMBED Equation.3 1415

13 EMBED Equation.3 1415

Рассчитываем по уравнениям и представляем в таблице 11 значения входных и выходных сигналов триггеров.
Выбираем из справочника микросхемы триггеров 530ТВ9 - два JK. триггера. Изображение микросхемы представлено на рисунке 6
·. Для построения устройству также необходима микросхема К155ЛАЗ, так как она содержит элемент И-НЕ,
Назначение выводов интегральной микросхемы 530ТВ9 представлено в таблице 12. Электрические параметры интегральной микросхемы 530ТВ9 представлены в таблице 13
По результатам минимизации строим схему электрическую принципиальную, изображенную в приложении Е.
Значение сигналов Q, J и К после сигнала НУ и по сигналам перехода к следующим состояниям рассчитаны по уравнениям состояния счетчика. Результаты расчета сведены в таблицу 11. Соответствующие графики приведены на рисунке 7.


Таблица 11 - Таблица сигналов Q, J и К по тактам
Q3
Q2
Q1
J3
K3
J2
K2
J1
K1

1
2
3
4
5
6
7
8
9

1
0
0
0
1
1
1
1
1

0
1
1
1
0
0
0
1
1

1
1
1
1
0
1
0
1
1

1
1
0
0
0
1
1
1
1

1
0
1
1
1
1
0
1
1

0
1
0
0
0
0
1
1
1

0
0
0
0
1
0
1
0
0

0
0
1
1
1
0
0
0
0




Рисунок 6 - Микросхема 530ТВ9

Таблица 12 - Назначение выводов интегральной микросхемы 530ВТ9
I
Номер вывода
Обозначение
Назначение

1
2
3

1,13
CI, C2
Входы сброса состояния триггеров

2, 12
К1,К2
Входы сигнала К

3,1
J1,J2
Входы сигнала J

4,10
S1,S2
Входы сигнала НУ

5,9
Q
Выходы сигнала результата

6,7
q(hhbepchoe)
Выходы сигнала результата в инверсном состояние

8
GND
Общий

14, 15
R1,R2
Входы сигнала НУ

16
Ucc
Напряжение питания


Таблица 13 - Электрические параметры интегральной микросхемы 530ТВ9

Параметр
Значение

1
2

Входной ток низкого уровня
<-2мА

Входной ток высокого уровня
0,05 мА

Выходное напряжение низкого уровня
0,5В

Выходное напряжение высокого уровня
2,7В

Время задержки
7 не

Мощность потребления
19 мВт

Номинальное напряжение
0,5В

Максимальное напряжение питания
5,5В

Максимальное напряжение питания на входе


Максимальное напряжение, приложенное к выходу закрытой
схемы
5,5В

Минимальное напряжение питания на входе
-0,4В

Максимальная емкость нагружен
150пФ


13 SHAPE \* MERGEFORMAT 1415

Рисунок7 - Графики работы счетчиков на JK триггерах

Рисунки печатной платы последовательностного цифрового устройства представлены, в приложениях Ж и 3.
Схема расположения элементов последовательностного цифровой устройства представлена в приложении И.
Спецификация последовательностного устройства представлена в приложении К.
Задание 3

ПРЕКТИРОВАНИЕ МИКРОПРОЦЕССОРНОЙ СИСТЕМЫ
Спроектировать микропроцессорную систему, реализующую функциональные свойства комбинационного и последовательностного устройства.
Программу выполнения команд микропроцессором построить по следующему алгоритму. Сигнал НУ принять в качестве сигнала начала выполнения программы. При начальной инициализации в микропроцессорную систему подать на выход исходный сигнал-слово Q. Далее в бесконечном цикле опрашивать входные сигналы X, компиляцией минимизации логического уравнения вырабатывать сигнал Р и подать его на выход.
Прием сигнала С осуществлять как прием запроса на прерывание. Если сигнал С установлен, то интерпретацией выдать очередное сочетание сигналов Q по таблице состояний. После выполнения последнего сочетания Q остановить микропроцессор.
Микропроцессорная система, выполняющая обработку сигналов, в целом как функциональный блок представлена на рисунке 8. Таблица истинности Р(х) (таблица 14) определяет соответствующее минимизированное уравнение (2), а последовательности состояний сигналов Q отражены в таблице 15.
Необходимо спроектировать микропроцессорную систему, составив программу, и записать в нее последовательность команд для действий микропроцессора.
Нужно ввести через один из портов установленные внешними устройствами сигналы. Применяя пересылки сдвигов и логические операции выполнить в младшем разряде действия согласно уравнению (2). Полученный результат выдать через другой порт на выход. Можно в некоторую область памяти заранее записать таблицу выходных сигналов для всех сочетаний входов.
Полученный результат выдать через другой порт на выход.


Рисунок 8 - Микропроцессорная система как функциональный
Блок
Таблица 14 - Таблица истинности
Х1
Х2
X3
Р

1
2
3
4

0
0
0
1

0
0
1
1

0
1
0
1

0
1
1
0

1
0
0
0

1
0
1
0

1
1
0
0

1
1
1
1



Таблица 15 -Таблица последовательности состояний
N
С
Q3
Q2
Q1

1
2
3
4
5

Исх. 1
-
1
0
0

2

0
1
1

3

1
1
1

4

1
1
0

5

1
0
1

6

0
1
0

Т
m
0
0
0

8

0
0
1


Бесконечный цикл выполнения для микропроцессорных программ является основным. При этом можно вести цикл ожидания прихода сигнала, разрешающего выполнить некоторые действие. Перед написанием программы необходимо составить се алгоритм. Вначале следует изобразить исходный алгоритм, в котором записать блоки задания, далее его детализируют до уровня отдельных команд.
На основе алгоритма написать программу.
Микропроцессор - это набор регистров и счетчиков. Для микропроцессора КР580ГМ80 - это восьмиразрядные регистры A, F, В, С, D, E, H, L, a PC программный счетчик и SP - указатель стека являются 16-разрядными счетчикам) (рисунок 9). Действия над содержимым определяются командами. В списке команд этого микропроцессора их 244. Почти все действия выполняются в арифметико-логическом устройстве (АЛУ) Всеми операциями управляет первичный управляющий автомат (ПУА) в непрерывающемся переходе oт выполнения одной команды к следующей. Составленную программу как последовательность байтов следует записать в память. Пели она неизменная, то ее байты записывают и постоянную память, выполненную на БИС ППЗУ. Такие микропроцессорные системы называют микроконтроллерами.













Рисунок 9 – Структура микропроцессора КР580ВМ80

После импульсного сигнала RESET программный счетчик обнуляется, т.е. PC=0000h. Начинается выполнение программы. Содержание PC появляется на магистрали адресов и сопровождается соответствующим сигналом чтения памяти от системного контроллера. Первый байт передается из БИС памяти в микропроцессор и выполняется.
В процессе выполнения команд при обработке каждого их байта кроме основных действий происходит увеличение содержания программного счетчика на единицу. Так подготавливается адрес для выборки следующего байта в двух- или трехбайтовых командах, или байта следующей команды. Выполняется линейные алгоритм построения программы. .
Фиксированные, заранее известные адреса можно занести в PC командами RSTN. Выполняя ее, он перейдет к реализации фрагмента программы, обслуживающего это прерывание, который записан с соответствующее адреса памяти.
Необходимая команда RSTN подготавливается аппаратно. В алгоритме программы ее нет. В состав микропроцессорной системы вводится регистр прерывания, в котором записывается код этой команды. Приняв сигнал INT, микропроцессор через системный контроллер сигналом подтверждения прерывание (ППР) выводит выход этого регистра из высокоомного состояния. Содержащийся м нем код поступает по магистрали данных в микропроцессор и команда выполняется.
Программа обслуживания прерываний завершается командой RET
возвращающей микропроцессор к выполнению прерываний программы.
После сигнала RESET и приема сигнала INT прерывания запрещены, т.е. но будут восприняты микропроцессором. Существуют команды, разрешающие и запрещающие прерывания.
Схема электрическая принципиальная микропроцессорной системы на основе комплекта БИС КР580 в конфигурации, соответствующей поставленной в задании задаче управления, представлена на рисунке 10 .
БИС ГФ24 - генератор, ВМ80А - микропроцессор, ВК38 - системный контроллер образуют процессор управляющей системы. Реальные возможности такого процессора шире требуемых для выполнения задания, поэтому есть неиспользуемые выводы этих БИС. Они на схеме не указаны.
Память в системе образуется двумя БИС КР556РТ17 - ППЗУ с пережигаемыми перемычками, организация 512*8. Оперативная память для записи и считывания промежуточных данных выполнена на БИС КР518РУ8 - ОЗУ с организацией 16* 8, Для ее активизации в качестве сигнала ВМ используется бич адресного сигнала А9.
Для ввода и вывода данных и: МПС используется БИС ВВ55А - интерфейс ввода/вывода. После включения напряжения питания по сигналу СВР все внутренние регистры этой БИС обнуляются. Для начала работы по передаче данных ее каналы А, В, С, обладающие свойствами двунаправленных регистров, необходимо настроить на направление передачи. Занесение в РУС (порт 03) слова данных 98Н настраивают на канал А (порт 00) на ввод, Канал В (порт 03) на вывод, старшие - на ввод.
При обращении к ВВ55А по адресному сигналу и соответствующим сигналам ЧТВВ или ЗПВВ она активизируется сигналом ВМ, образуемым их конъюнкции.
В качестве регистра прерывания использован регистр ИР82. На его вход образован код команды RST4. Внешний сигнал начальной установку воспринимается как RESET входной сброс, поступающий на генератор, микропроцессор она попадает синхронизированная с тактовыми сигналами.


Рисунок 10 - Электрическая принципиальная схема микропроцессорной системы
В процессе выполнения команд при обработке каждою их байта кроме основных действий происходит увеличение содержания программного счетчику на единицу. Так подготавливается адрес для выборки следующего байта в двух-или трехбайтных командах. Или байта следующей команды. Выполняется линейный алгоритм построения программы.
Существуют команды занесения в PC адреса, указываемого в составе самой команды. Она оказывается в этом случае трехбайтной. По этим командам выполняются заданные алгоритмы переходы по программе, в частности организуются циклы.
Фиксированные, заранее известные адреса можно занесли в PC командам. RSTN. Выполняя ее, он прейдет к реализации фрагмента программы, обслуживающего это прерывание, который записан с соответствующего адресу памяти.
Необходимая команда RSTN подготавливается аппаратно. В алгоритме программы ее нет. В состав микропроцессорной системы вводится регистр прерывания, в котором записывается код этой команды. Приняв сигнал INT, микропроцессор через системный контроллер сигналом подтверждение прерывания (ППР) выводит выход этого регистра из высокоомного состояний- Содержащийся в нем код поступает по магистрали данных в микропроцессор и команда выполняется.
Программа обслуживания прерываний завершается командой RET возвращающем микропроцессор к выполнению прерываний программы.
После сигнала RESET и приема сигнала ITN прерывания запрещены, т.е. не будут восприняты микропроцессором. Существуют команды, разрешающие и запрещающие прерывания.
Условные ветвления в алгоритме программы - это переходы по указываемому в команде адресу в соответствии со значением ДА флага.
значению «НЕТ» команда условного перехода игнорируется, т.е. выполняется только PC = PC + 1.
Флагами являются отдельные разряды регистра флагов F. Флаги устанавливаются при выполнении команд, влияющие на них. Каждый из флагов фиксирует значение одного из признаков выходного сигнала АЛУ послед выполнения команды (см. рисунок 10). Например, флаг Z нулевого результата равен единице, если выходной сигнал данных нулевой по всем восьми разрядам, и Z = О, если сигнал не нулевой. Флаг СУ является по существу девятым разрядом выходного сигнала АЛУ. Его значение СУ = 1 указывает на переполнение разрядной сетки при выполнении операции суммирования, либо принимает значение бита, попадающего в нее при выполнении сдвиговой операции. Если команда не влияет на флаги, то их значения сохраняются.
Схема электрическая принципиальная микропроцессорной системы на основе комплекс БИС КР580 в конфигурации, соответствующей поставленной в задании задаче управления, представлена на рисунке 11 .
БИС ГФ24 - генератор, ВМ80 - микропроцессор, ВК38 - системный контроллер образуют процессор управляющей системы. Реальные возможности такого процессора шире требуемых для выполнения задания, поэтому есть неиспользуемые выводы этих БИС. Они на схеме не указаны.
В условных обозначениях всех микросхем не указаны номера выводов.
Память в системе образуется двумя БИС. Постоянная память для записи программ выполнена на БИС КР556РТ17 - ППЗУ с пережигаемыми перемычками, организация 512*8. Оперативная память для записи и считывания промежуточных данных выполнена на БИС КР535РУ8 - ОЗУ с организацией 16*8. Для ее, активизации в качестве сигнала ВМ используется бит адресного сигнала А9.
Для ввода и вывода данных из микропроцессорной системы используется БИС ВВ55 - интерфейс ввода/вывода. После включения напряжения питания по сигналу СБР все внутренние регистры этой БИС обнуляются. Для начала работы по передаче данных ее каналы Л, В, С, обладающие свойствами двунаправленных регистров, необходимо настроить на направление передачи. Занесение в РУС регистр управляющего слова (порт 03) слова данных 98Н настраивают на канал А (порт 00) на ввод, канал В (порт 01) на вывод, старшие - на ввод.
При обращении к ВВ55 по адресному сигналу и соответствующим сигналам WR или RD она активизируется сигналом ВМ, образуемым их конъюнкцией.
В качестве регистра прерывания использован регистр ИР82. На его входе, как указано на рисунке 11, образован код команды RST4. В каждом конкретном случае составления программы необходимо выбрать наиболее подходящую команду RSTN и в схеме указать образование ее кода.






Рисунок 11 - Структура регистра прерывания

Внешний сигнал начальной установки воспринимается как СБРВ - входной сброс, поступающий на генератор. В микропроцессор она попадает синхронизировано с тактовыми сигналами.
ВАРИАНТЫ ЗАДАНИЙ

Задание 1 на проектирование комбинационного устройства представлен набором цифр Его выходной сигнал Р равен 1 при подаче на вход сигналов ХЗ Х2, X1, сочетание которых является двоичным кодом заданных цифр. Для остальных сочетаний входных сигналов Р = 0.
Задание 2 на проектирование последователь костного устройства также задано набором цифр и указанием на основе какого триггера выполнять проектирование. Выходных сигналов устройства три: Q3, Q2, Q1. Цифры задания указывают последовательность значений этих сигналов. Первым поступает сигнал на установки, который должен обеспечить сочетание сигналов Q первой среди указанных.
В таблице 16 указаны варианты заданий дли выполнения курсового проекта студентами 4 курса.
'
Таблица 16- Варианты задания

п\п
Знание 1 . Проектирование комбинационного устройства.
Задание 2. Проектирование последователь костного устройства.

1
0,3,2,7
6, 1,3,0, 5 D

2
0,1,3,6
4, 2, 3, 6, 7, 5 D

3
0,1,3,4,7
6,4, 3,0,2, 1,7 JK

4
1,3,4,7
0,2,4,3, 1,6, 5,7 JK

5
1,2,3,5,6
2, 4, 1,3,5,7, 6,0 JK

6
0,1,3,6,7
1,7,4, 6, 0,3,2 D

7
1,2,3,4
1,4, 3,7, 6, 5,0, 2 JK

8
0,1,2,7
4,3, 1,6, 5, 7, 2 JK

9
0,2,3,5,7
6, 1,3, 4,2,7 D

10
1,3,5,6
3,4,5,2,0, 1,7, 6 JK

11
0,2,3,4,7
6,1,7,2,3 D

12
0,1,2,6,7
3,5,2, 1,0, 7, 4, 6 JK

13
2,4,5,7
7, 6, 4, 5,3, 1 D

14
0,3,4,5
2,4,3, 7, 6, 5, 1,0 JK

15
1,2,5,6,7
5,6,3,3,0, 1,7, 4 JK

16
0,3,5,7
5,2,7, 1,3,6D

17
1,3,4,6,7
1,7, 3,6,4, 5, 0,2 JK

18
1,2,3,4,5
7,6,3,5,4,2 D

19
0,1,5,6
5,6, 0,3,7 D

20
1,2,4,5
7, 4, 3,5, 1,0,2, 6 JK

21
1,3,4,5,6
3,4, 5, 0,7, 6 D

22
1,2,5,7
4, 5, 6, 3,2, 1,7 JK

23
0,1,3,4,6
1,3,2, 5,7, 6, 0,4 JK

24
0,2,3,4,5
5,3,6, 1,0, 2, 7, 4 JK

25
0,4,5,6
7,5,6,3,4,0, 1,2 JK

26
1,2,6,7
3,0, 2, 1,6,4, 7 JK

27
2,3,4,7
4, 0,6, 1,7 D

28
1,2,3,4,6
7, 4, 6, 3, 5, 2, 1 D

29
0,2,5,7
2, 3, 1,4, 6, 7,5,0 JK

30
1,2,4,5,6
7,4,5,3,6,10

31
2,3,45,6
4,3, 1,6, 5, 7,0, 2 JK

32
0,2,3,5
4,5,2, 1,7 D










































РЕКОМЕНДУЕМАЯ ЛИТЕРАТУРА

Основные источники:
Антоненко Т.В. Основы архитектуры, устройство и функционирование вычислительных систем, 2015, ОИЦ «Академия».
Гребенюк Е.И. Технические средства информатизации: учебник для студ. учреждений сред. проф. образования/ Е.И.Гребенюк, Н.А.Гребенюк. – 9-е изд., стер. – М.: Издательский центр «Академия», 2014. – 352 с.
Смирнов, Ю.А. Основы микроэлектроники и микропроцессорной техники. [Электронный ресурс] : учеб. пособие / Ю.А. Смирнов, С.В. Соколов, Е.В. Титов. Электрон. дан. СПб. : Лань, 2013. 496 с. Режим доступа: http://e.lanbook.com/book/12948 Загл. с экрана.

Дополнительные источники:
Лавровская О.Б. Технические средства информатизации. Практикум: учеб. пособие для студ. учреждений сред. проф. образования/ О.Б.Лавровская. – 2-е изд., стер.. – М.: Издательский центр «Академия», 2013. – 208 с.
Смирнов, Ю.А. Электронные и микропроцессорные системы управления автомобилей. [Электронный ресурс] : учеб. пособие / Ю.А. Смирнов, А.В. Муханов. Электрон. дан. СПб. : Лань, 2012. 624 с. Режим доступа: http://e.lanbook.com/book/3719 Загл. с экрана.

Интернет – ресурсы:
Научно-техническая библиотека ПГУПС. Форма доступа: http://library.pgups.ru
Сеть творческих учителей. Форма доступа: http://it-n.ru
Онлайн энциклопедия. Форма доступа: http://www.encyclopedia.ru
Единая коллекция Цифровых Образовательных Ресурсов. Форма доступа: [ Cкачайте файл, чтобы посмотреть ссылку ]
Свободная энциклопедия. Сайт. Форма доступа: http://ru.wikipedia.org


Приложение А - Электрическая принципиальная комбинационного устройства цифровой электронной техники






Приложение Б - Печатная плата комбинационного устройства цифровой электронной техники, сторона расположения элементов


Приложение В - Печатная плата комбинационного устройства цифровой электронной техники, обратная сторона печатной платы





Приложение Г - Схема расположения элементов на печатной плате комбинационного устройства


Приложение Д Спецификация комбинационного устройства




Приложение Е - Электрическая принципиальная схеме и, послсдовательностного устройства цифровой электронной техники





Приложение Ж Печатная плата последовательностного устройства цифровой электронной техники, сторона расположения элементов




Приложение З - Схема расположения элементов печатной плате последовательностного устройства












Приложение И - Спецификация последовательностного устройства


Приложение К - Спецификация микропроцессорной системы устройства
















13PAGE 15


13PAGE 142715


13PAGE 15


13PAGE 142715



P

1

&

&

&

X3

X2

X1

1

1

1

t

НУ
С
Q3
J3
K3
Q2
J2
K2
Q1
J1
K1



1

2

3

4

5

6

7

8



Root Entry

Приложенные файлы

  • doc 8981608
    Размер файла: 811 kB Загрузок: 0

Добавить комментарий