Математическое моделирование цифровых электронных устройств

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ УКРАИНЫ
Черниговский национальный технологический университет









МАТЕМАТИЧЕСКОЕ МОДЕЛИРОВАНИЕ ЦИФРОВЫХ ЭЛЕКТРОННЫХ УСТРОЙСТВ В САПР MICRO-CAP 11


МЕТОДИЧЕСКИЕ УКАЗАНИЯ
к выполнению лабораторных работ по дисциплине “Компьютерная схемотехника” для студентов направления подготовки 6.050102 – “Компьютерная инженерия”
















Чернигов ЧНТУ 2016
МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ УКРАИНЫ
Черниговский национальный технологический университет








МАТЕМАТИЧЕСКОЕ МОДЕЛИРОВАНИЕ ЦИФРОВЫХ ЭЛЕКТРОННЫХ УСТРОЙСТВ В САПР MICRO-CAP 11


МЕТОДИЧЕСКИЕ УКАЗАНИЯ
к выполнению лабораторных работ по дисциплине “Компьютерная схемотехника” для студентов направления подготовки 6.050102 – “Компьютерная инженерия”




Обсуждено и рекомендовано

на заседании кафедры

информационных и компьютерных систем

Протокол ( 11

от 30.06. 2016 г.







Чернигов ЧНТУ 2016

Математичне моделювання цифрових електронних пристроїв в САПР Micro-Cap 11. Методичні вказівки до виконання лабораторних робіт з дисципліни “Комп'ютерна схемотехніка” для студентів напряму підготовки 6.050102 – “Комп'ютерна інженерія” / Укл. О.В. Красножон, А.В. Красножон, А.І. Роговенко – Чернігів: ЧНТУ, 2016. – 77 с. Рос. мовою.










Составители:
Красножон Алексей Васильевич, ассистент кафедры информационных и компьютерных систем
Красножон Андрей Васильевич, кандидат технических наук, старший преподаватель, старший преподаватель кафедры электрических систем и сетей
Роговенко Андрей Иванович, старший преподаватель кафедры информационных и компьютерных систем

Ответственный за выпуск:
Зайцев Сергей Васильевич, заведующий кафедрой информационных и компьютерных систем, кандидат технических наук

Рецензент:
Иванец Сергей Анатольевич, кандидат технических наук, доцент, доцент кафедры информационных и компьютерных систем Черниговского национального технологического университета


Содержание

Введение13 TOC \o "1-3" \u 14 13 PAGEREF _Toc388393287 \h 14415
1 Основные сведения о САПР Micro-Cap 11 13 PAGEREF _Toc388393288 \h 14615
1.1 Возможности САПР Micro-Cap 11 13 PAGEREF _Toc388393289 \h 14615
1.2 Особенности САПР Micro-Cap 11 13 PAGEREF _Toc388393290 \h 14615
1.3 Назначение функциональных клавиш 13 PAGEREF _Toc388393291 \h 14815
2 Моделирование смешанных аналого-цифровых устройств 13 PAGEREF _Toc388393292 \h 14915
2.1 Основные понятия 13 PAGEREF _Toc388393293 \h 14915
2.2 Устройства интерфейса 13 PAGEREF _Toc388393294 \h 141015
2.2.1 Аналого-цифровой интерфейс 13 PAGEREF _Toc388393295 \h 141315
2.2.2 Цифро-аналоговый интерфейс 13 PAGEREF _Toc388393296 \h 141515
2.2.3 Модель вход/выход 13 PAGEREF _Toc388393297 \h 141715
2.2.4 Устройства питания 13 PAGEREF _Toc388393298 \h 142015
3 Генераторы цифровых сигналов 13 PAGEREF _Toc388393299 \h 142015
4 Цифровые компоненты 13 PAGEREF _Toc388393300 \h 142215
4.1 Триггеры 13 PAGEREF _Toc388393301 \h 142515
4.2 Прочие устройства 13 PAGEREF _Toc388393302 \h 142615
5 Функциональное описание цифровых устройств 13 PAGEREF _Toc388393303 \h 142715
5.1 Логические выражения 13 PAGEREF _Toc388393304 \h 142815
5.2 Задание задержек распространения 13 PAGEREF _Toc388393305 \h 142915
5.3 Контроль временных соотношений 13 PAGEREF _Toc388393306 \h 143315
6 Общие методические рекомендации по выполнению моделирования 13 PAGEREF _Toc388393307 \h 143715
7 Моделирование цифровых устройств 13 PAGEREF _Toc388393308 \h 143915
7.1 Лабораторная работа (1. Система схемотехнического моделирования электронных устройств Micro-Cap 11 13 PAGEREF _Toc388393309 \h 143915
7.2 Лабораторная работа №2. Временные параметры и характеристики цифровых микросхем 13 PAGEREF _Toc388393310 \h 144315
7.3 Лабораторная работа №3. Триггеры 13 PAGEREF _Toc388393311 \h 144815
Лабораторная работа №4. Преобразователи кодов 13 PAGEREF _Toc388393312 \h 145115
7.4 Лабораторная работа №5. Сумматоры и вычитатели 13 PAGEREF _Toc388393313 \h 145615
7.5 Лабораторная работа №6. Счетчики 13 PAGEREF _Toc388393314 \h 146015
7.7 Лабораторная работа №7. Делители с произвольным постоянным коэффициентом деления 13 PAGEREF _Toc388393315 \h 146615
7.8 Лабораторная работа №8. Регистры 13 PAGEREF _Toc388393316 \h 147115
15 Введение

Значительные изменения во многих областях науки и техники обусловлены развитием электроники. В настоящее время невозможно найти какую-либо отрасль промышленности, в которой не использовались бы электронные устройства вычислительной техники, автоматики, измерительной техники. Причем тенденция развития такова, что доля электронных устройств вычислительной техники непрерывно возрастает.
Большие потребности в изделиях электроники и вычислительной техники привели к созданию различных систем автоматизированного проектирования (САПР), позволяющих качественно и в минимальные сроки проектировать различные электронные устройства.
Проектирование электронных устройств обычно подразделяют на процедуры синтеза и анализа.
В общем случае процедурой синтеза называют генерацию исходного варианта устройства, включая его структуру (структурный синтез) и значения внутренних параметров (параметрический синтез). Генерация может выполняться различными способами – выбором из уже известных устройств, построением на основе теоретических соотношений, путем изобретательства и др. Полученное в результате синтеза устройство не обязательно должно быть наилучшим, но обязательно работоспособным. Если же полученное устройство – наилучшее в каком-либо смысле, то такой синтез называется оптимальным. Однако в большинстве случаев устройство, полученное в результате синтеза, требует доработки, чтобы удовлетворить многочисленным требованиям, учесть которые на стадии синтеза невозможно из-за их многообразия и сложности.
Процедура анализа заключается в исследовании проектируемого устройства или его описания, направленном на получение полезной информации о свойствах устройства с целью его оптимизации. Используют следующие методы анализа:
неавтоматизированный расчет по заранее полученным формулам;
физическое моделирование, т.е. исследование объектов одной физической природы с помощью объектов, имеющих другую физическую природу, но одинаковое с первыми математическое описание;
натурное макетирование;
математическое моделирование на ЭВМ.
Недостатки неавтоматизированного расчета – низкая точность, ограниченные функциональные возможности и т.д.
Физическое моделирование при проектировании электронных устройств используется довольно редко, чаще его применяют для изучения сопутствующих работе схем тепловых и других процессов, математическое моделирование которых слишком сложно и трудоемко.
Натурное моделирование – один из наиболее старых и распространенных методов проектирования электронных устройств. Его главное достоинство – максимальная достоверность результатов, обусловленная работой с реальными схемами, а не с их приближенными моделями. Кроме того, макетирование привлекает наглядностью получаемых результатов. В то же время макетирование имеет ряд крупных недостатков. Основные из них – высокая стоимость, длительность создания макета, ограниченные возможности макетирования.
Под математическим моделированием на ЭВМ обычно понимают весь комплекс вопросов, связанных с составлением математической модели устройства и ее использованием на ЭВМ в процедурах анализа и синтеза. По сравнению с макетированием математическое моделирование на ЭВМ имеет следующие преимущества:
можно найти выходные параметры схем или их характеристики, которые нельзя непосредственно измерить на макете из-за недоступности точек измерения;
позволяет проанализировать выходные параметры и характеристики схемы в предельных и запредельных режимах, физическая реализация которых опасна для макета;
позволяет провести анализ различных статистических характеристик схемы без запуска ее в серию, воздействия на схему внешних условий без реальных климатических и других испытаний, нереализуемых на макете зависимостей выходных параметров от внутренних;
можно варьировать любыми управляемыми параметрами, добиваясь максимального улучшения выходных характеристик;
меньшая трудоемкость проектирования электронных устройств.
В настоящее время математическое моделирование широко используют для проектирования электронных устройств, причем все чаще для этих целей применяют персональные ЭВМ.
Авторский коллектив выражает огромную благодарность Вервейко Александру Ивановичу за предоставленные материалы и помощь в подготовке данных методических указаний к публикации.
Основные сведения о САПР Micro-Cap 11
Возможности САПР Micro-Cap 11

САПР Micro-Cap 11 (Microcomputer Circut Analiysis Program) разработана фирмой Spectrum Software. Приведем перечень основных характеристик:
многостраничный графический редактор принципиальных схем, поддерживающий иерархические структуры;
поведенческое моделирование аналоговых и цифровых компонентов, возможность описания цифровых компонентов с помощью логических выражений;
большая библиотека компонентов, включающая в себя наиболее популярные цифровые интегральные схемы дискретной логики и ПЛИС, аналоговые компоненты (диоды, биполярные, полевые и МОП-транзисторы), магнитные сердечники, линии передачи с потерями, макромодели операционных усилителей, кварцевые резонаторы, датчики Холла и т.п.;
макромодели компонентов могут быть представлены в виде принципиальных электрических схем или в текстовом виде;
графики результатов выводятся в процессе моделирования (режим Probe анализа) или после его окончания, по выбору пользователя;
многовариантный анализ при вариации параметров и статистический анализ по методу Монте-Карло;
имеется специальная программа MODEL для расчета параметров математических моделей аналоговых компонентов по справочным или экспериментальным данным;
при наличии ошибок информация о них мгновенно появляется на экране;
имеются встроенные средства помощи;
имеется электронная документация и контекстно-ориентированные средства помощи.

Особенности САПР Micro-Cap 11

В САПР Micro-Cap 11 расширен схематический формат файла. В более ранних версиях для передачи схемного решения другому пользователю необходимо было передать не только схематический файл, но и файл используемых библиотек компонентов. Новый формат схематического файла в Micro-Cap 11 содержит информацию необходимую для изображения и анализа схемы, включая библиотечную информацию.
Для разделения места нахождения файлов различных типов пользователь может устанавливать пути для схем и библиотек. Схемы могут быть сохранены в одной папке, а библиотеки – в другой. Для этого необходимо воспользоваться вкладкой меню File/Path
Вкладка Bill of Materials меню File/Translate выдает текстовое окно, которое содержит список всех компонентов схемы, их названия, тип, стоимость, а также количество каждого компонента в схеме.
В Micro-Cap 11 улучшена подсистема поиска компонентов Component/Find Component (Ctrl+Shift+F). Появилась возможность поиска компонент по полям Name, Shape, Definition, Memo и All. Для упрощения процедуры поиска добавлена опция Beginning of Line. Результат поиска выдается в виде списка компонент, имена которых начинаются символами, введенными в строке поиска. В окне поиска можно увидеть изображение компонента, его описание и путь к библиотеке, где находиться его описание.
При проведении анализа Probe Transient... щелчок по устройству, имеющему три и более контакта, вызывает диалоговое окно со списком контактов (переменных) выбранного устройства. При выделении контакта производиться отображение его состояния на диаграмме.
Окно Thumb Nail Plot (меню Scope/Thumb Nail Plot) обеспечивает возможность просмотра общего вида анализируемой диаграммы вместе с выделенной областью, которая соответствует увеличенной части диаграммы, просматриваемой пользователем.
Меню Design/Active Filters, Passive Filters предназначено для построения активных или пассивных фильтров (Баттерворта, Чебышева, Эллиптического и инверсного Чебышева). В студенческой версии доступно построение фильтра с порядком не более 3-х.
Добавлена возможность вставки в схему изображения из файла формата TIFF, PNG, JPG, ICO или BMP.
Диалоговое окно Attribute dialog box (открывается двойным нажатием мышки на элементе) предназначено для изменения параметров компонентов схемы. Внесенные изменения будут действовать для файла, в котором они были сделаны. В случае установки значений параметров устройства, превышающих возможный диапазон, пользователю выдается предупреждение об ошибке. Attribute dialog box является местом комплексного просмотра и редактирования параметров компонента. Здесь можно не только устанавливать параметры элемента, но и узнать, в какой библиотеке он находиться. Внизу окна выводится участок кода библиотеки с описанием выделенного элемента. При использовании кнопок передвижения (навигации) можно просматривать и редактировать атрибуты других компонентов, находящихся на схеме, без закрытия данного диалогового окна.
Назначение функциональных клавиш

САПР MC11.0 управляется с помощью мыши. Однако, в ряде случаев, удобно пользоваться и клавиатурой. Назначение функциональных клавиш клавиатуры:
F1 – вызов меню помощи HELP;
F2 – начало моделирования после выбора одного из видов анализа в меню Analysis;
F3 – выход из режимов AC, DC или Transient и возвращение в окно схем Schematic Editor. В окне схем нажатие клавиши F3 повторяет поиск объекта;
F4 – отображение окна графиков результатов анализа (например, если было открыто окно текстового выходного файла);
Ctrl+F4 – закрытие активного окна;
F5 – отображение текстового выходного файла в окне Numeric Output;
F6 – возвращение к исходному масштабу в выбранном окне графиков;
Ctrl+F6 – циклическое переключение открытых окон;
F7 – переключение в режим Scale масштабирования фрагмента графика на весь экран;
F8 – переключение в режим электронного курсора Cursor для измерения координат графиков;
F9 – очистка окна графиков в режиме Probe и вызов окна задания параметров Transient Analysis Limits в режиме анализа характеристик;
F11 – открытие окна настроек Properties;
F12 – вызов редактора переменных состояния State Variables Editor.
Моделирование смешанных аналого-цифровых устройств
Основные понятия

Первоначально программа Micro-Cap была предназначена для моделирования чисто аналоговых устройств, программа Micro-Logic – для моделирования чисто цифровых устройств. Начиная с пятой версии Micro-Cap появилась принципиально новая возможность моделирования произвольных смешанных аналого-цифровых цепей с обратными связями, которые, в частности, могут состоять только из цифровых устройств и не содержать аналоговых блоков. Обычно смешанные цепи моделируются в режиме расчета переходных процессов, однако другие режимы также доступны. В режиме DC задержки сигналов в цифровых блоках игнорируются и рассчитываются логические уровни выходов цифровых устройств в стационарном режиме. В режиме АС цифровые компоненты не участвуют в анализе малосигнальных частотных характеристик, лишь для аналоговых частей аналого-цифровых и цифроаналоговых интерфейсов составляются линеаризированные схемы замещения их входных и выходных комплексных сопротивлении.
Обсудим специфику моделирования цифроаналоговых устройств.
Реальные цифровые ИС в САПР MC11 представлены в виде примитивов Uххх, отражающих их функционирование на логическом уровне, и двух аналого-цифровых и цифроаналоговых интерфейсов А/Ц и Ц/А, отображающих их входные и выходные каскады (рисунок 2.1). В задании на моделирование указываются только примитивы цифровых устройств Uxxx. Если при этом цифровые ИС соединяются непосредственно друг с другом, то блоки интерфейсов во внимание не принимаются. Если же к входу или выходу ИС подключен аналоговый компонент, то автоматически включается соответствующий интерфейс.










Рисунок 13 STYLEREF 1 \s 14215.13 SEQ Рисунок \* ARABIC \s 1 14115 – Модель цифровой ИС

Смешанные аналого-цифровые цепи состоят из компонентов трех типов.
аналоговые компоненты;
устройства сопряжения аналоговых и цифровых компонентов (устройства интерфейса);
цифровые компоненты (примитивы).
Соответственно различают три типа узлов:
аналоговые узлы, к которым подключены только аналоговые устройства;
цифровые узлы, к которым подключены только цифровые устройства;
узлы интерфейса, к которым подключена комбинация аналоговых и цифровых устройств.
САПР МС11 автоматически расщепляет каждый узел интерфейса на два узла – чисто аналоговый и чисто цифровой – и включает между ними макромодель аналого-цифрового или цифро-аналогового интерфейса. Кроме того, к моделям интерфейсов автоматически подключается источник питания цифровых схем.
Логические уровни цифровых узлов принимают одно из шести значений:
1 – высокий уровень;
0 – низкий уровень;
R – положительный фронт (Rise, переход из состояния "0" в "1");
F – отрицательный фронт (Fall, переход из состояния "1" в "0");
Х – неопределенное состояние (может принимать значение "0", "1", промежуточное или нестабильное состояние);
Z – уровень высокого импеданса (может принимать все вышеперечисленные значения, а так же промежуточное или нестабильное состояние)
При вычислении логических уровней узлов, к которым подключено несколько цифровых компонентов, принимаются во внимание выходные сопротивления источников сигналов.
Приведем далее описания устройств интерфейса и цифровых компонентов.

Устройства интерфейса

Устройства интерфейса включаются между аналоговыми и цифровыми компонентами и выполняют две функции. Во-первых, с их помощью при моделировании электрических процессов в аналоговой части цепи задаются схемы замещения входных и выходных каскадов цифровых компонентов, соединенных непосредственно с аналоговыми компонентами. Во-вторых, они обеспечивают преобразование электрического напряжения в логический уровень (и наоборот), чтобы обеспечить обмен данными между подпрограммами моделирования электрических процессов в аналоговой части цепи и логического моделирования цифровой части. Они подразделяются на устройства передачи данных от аналоговых компонентов на вход цифровых компонентов, называемые интерфейс А/Ц (Digital Output), и на устройства передачи данных от цифровых компонентов на вход аналоговых компонентов, называемые интерфейс Ц/А (Digital Input).
Если аналоговые и цифровые компоненты взаимодействуют в процессе моделирования, устройства интерфейса включаются в схему замещения цепи автоматически, когда они соединяются друг с другом. Для обеспечения такого режима предварительно в библиотеки цифровых компонентов включаются ассоциируемые с каждым компонентом модели устройств интерфейса, оформленные в виде макромоделей. При расщеплении узла интерфейса для автоматического включения устройства интерфейса САПР MC11 создает новый цифровой узел. Заметим, что узел интерфейса характеризуется электрическим напряжением, а дополнительный цифровой узел – логическим состоянием.
Рассмотрим в качестве примера смешанную цепь на рисунке 2.2а. Она состоит из двух цифровых компонентов – генератора цифрового сигнала U1 и логического вентиля 2И-НЕ, представленного в виде макромодели XI. На один вход вентиля XI подключается генератор аналогового сигнала VSIN, на другой – генератор цифрового сигнала U1, а к выходу – аналоговая RC-цепь. Таким образом, здесь имеются два узла интерфейса: 1 и 2. К узлу 1 подключены аналоговый компонент VSIN и вход цифрового компонента XI, поэтому между этими компонентами программа включит в схему замещения интерфейс А/Ц и создаст дополнительный цифровой узел 1$AtoD. Точно так же между выходом цифрового компонента XI и аналоговой RC-цепью будет включен интерфейс Ц/А и создан дополнительный цифровой узел 3$DtoA, как показано на рисунке 2.2б. Имена дополнительных цифровых узлов составляются по следующему правилу: в начале их имени повторяется имя узла интерфейса, к нему добавляется символ $ и затем суффикс AtoD или DtoA в зависимости от типа интерфейса (имя узла на выходе А/Ц приобретает суффикс AtoD, на входе Ц/А – DtoA). Если к одному узлу интерфейса подключается не один, а несколько однотипных компонентов, то образуются дополнительные цифровые узлы, в конце имен которых добавляются цифры 2, 3, ... Кроме того, в схеме замещения на рисунке 2.2б к интерфейсу Ц/А автоматически подключается источник питания через глобальный узел $G_POS.
13 EMBED PBrush 1415
Рисунок 13 STYLEREF 1 \s 14215.13 SEQ Рисунок \* ARABIC \s 1 14215 – Пример смешанной аналого-цифровой цепи а) и ее схемы замещения (б)

Отметим, что схема замещения на рисунке 2.2б содержит аналоговые узлы 1, 3, $G_POS и цифровые узлы 1$AtoD, 2, 3$DtoA.
Итак, каждому реальному цифровому компоненту в САПР МС11 ставятся в соответствие:
1) два устройства интерфейса для сопряжения с аналоговыми устройствами, которые могут подключаться к его входу и выходу, названные для краткости интерфейсами Ц/А и А/Ц; они осуществляют обмен данными между подпрограммами моделирования аналоговых и цифровых устройств САПР МС11:
2) модели вход/выход, отображающие его входные и выходные комплексные сопротивления:
3) модели динамики, учитывающие запаздывания сигналов.
Модели цифровых компонентов и ассоциируемые с ними сопутствующие модели помещаются в специальные библиотеки.
Аналого-цифровой интерфейс

Аналого-цифровые интерфейсы предназначены для преобразования аналогового напряжения в логический уровень. Они имитируют входные каскады цифровых ИС. Их схема замещения показана на рисунке 2.3а.

13 EMBED PBrush 1415
Рисунок 13 STYLEREF 1 \s 14215.13 SEQ Рисунок \* ARABIC \s 1 14315 – Аналого-цифровой (а) и цифро-аналоговый (б) интерфейсы

Формат схем:
Атрибут MODEL: <имя модели А/Ц>
Атрибут I/O MODEL: <имя модели вход/выход>
Модель аналого-цифрового интерфейса описывается предложением:
.MODEL <имя модели А/Ц> DOUTPUT [<параметры модели>]
Параметры модели аналого-цифрового интерфейса приведены в таблице 2.1.

Таблица 13 STYLEREF 1 \s 14215.13 SEQ Таблица \* ARABIC \s 1 14115 – Параметры аналого-цифрового интерфейса
Иденти-
фикатор
Параметр
Значение по умолчанию
Единица измерения

RLOAD
Сопротивление нагрузки
1/GMIN
Ом

CLOAD
Емкость нагрузки
0
Ф

SONAME
Имя логического состояния "0"



SOLVO
Нижний уровень напряжения логического "0"

В

SOLHI
Верхний уровень напряжения логического "0"

В

S1NAME
Имя логического состояния "1"



Продолжение таблицы 2.1
Иденти-
фикатор
Параметр
Значение по умолчанию
Единица измерения

S1VLO
Нижний уровень напряжения логической "1"

В

S1VHI
Верхний уровень напряжения логической "1"

В

...
...
...
...

S19NAME
Имя логического состояния "19"



S19VLO
Нижний уровень напряжения логического состояния "19"

В

S19VHI
Верхний уровень напряжения логического состояния "19"

В

SXNAME
Имя логического состояния, когда напряжение на узле интерфейса находится вне заданных границ




Каждому i-му логическому состоянию соответствует определенный диапазон напряжений SiVLO...SiVHI. До тех пор пока входное напряжение интерфейса А/Ц Vвх не выходит за его границы, логическое состояние на выходе интерфейса А/Ц не изменяется. В противном случае входное напряжение будет сравниваться с пороговыми уровнями, начиная с SOVLO, пока не попадет в какой-нибудь интервал. Если оно не попадает ни в один интервал напряжений, логическому состоянию интерфейса А/Ц по умолчанию присваивается значение параметра SXNAME.
При взаимодействии с модулем логического моделирования программы МС11 имена логических состояний должны быть "0", "1", "X". "R", "F" или "Z" (однако состояние "Z" обычно не используется, так как состояние высокого импеданса не определяет уровень напряжения).
Моделирование входной цепи реального цифрового компонента с помощью линейной RC-цепи, как показано на рисунке 2.3а, не всегда обеспечивает достаточную точность расчетов. Поэтому пользователь должен иметь в своем распоряжении несколько моделей входных цепей логических компонентов, оформляя их в виде макромоделей. В качестве примера на рисунке 2.4 представлена нелинейная модель входной цепи ТТЛ – логики, к которой подключено стандартное устройство сопряжения типа Оххх.
13 EMBED PBrush 1415
Рисунок 13 STYLEREF 1 \s 14215.13 SEQ Рисунок \* ARABIC \s 1 14415 – Нелинейная модель входной цепи цифрового компонента

Цифро-аналоговый интерфейс

Цифроаналоговый интерфейс предназначен для преобразования логического уровня выходных сигналов цифровых компонентов ("1", "0", "X", "R", "F" или "Z") в аналоговое напряжение, как показано на рисунке 2.3б. Эти устройства включают на входе аналоговых компонентов. Аналоговое напряжение образуется с помощью источника опорного напряжения и делителя на резисторах, сопротивления которых изменяются программно в соответствии с логическим уровнем цифрового сигнала.
Формат схем:
Атрибут MODEL: <имя модели А/Ц>
Атрибут I/O MODEL: <имя модели вход/выход>
Атрибут IS: <начальное состояние>
Модель цифроаналогового интерфейса описывается предложением
.MODEL <имя модели Ц/А> DINPUT [<параметры модели>]
Параметры модели цифроаналогового интерфейса приведены в таблице 2.2.

Таблица 13 STYLEREF 1 \s 14215.13 SEQ Таблица \* ARABIC \s 1 14215 – Параметры модели цифроаналогово интерфейса
Идентификатор
Параметр
Значение по умолчанию
Единица измерения

CLO
Емкость между выходным узлом и "землей"
0
Ф

СНI
Емкость между выходным узлом и источником питания
0
Ф

SONAME
Имя логического состояния "0"



Продолжение таблицы 2.2
Идентификатор
Параметр
Значение по умолчанию
Единица измерения

SOTSW
Время переключения в состояние "0"

с

SORLO
Сопротивление между выходным узлом и "землей" в состоянии "0"

Ом

SORHI
Сопротивление между выходным узлом и источником питания в состоянии "0"



S1NAME
Имя логического состояния "1"



S1TSW
Время переключения в состояние "1"

с

S1RLO
Сопротивление между выходным узлом и "землей" в состоянии "1"



S1RHI
Сопротивление между выходным узлом и источником питания в состоянии "1"



...
...
...
...

S19NAME
Имя логического состояния "19"



S19TSW
Время переключения в состояние "19"

с

S19RLO
Сопротивление между выходным узлом и "землей" в состоянии "19"



S19RHI
Сопротивление между выходным узлом и источником питания в состоянии "19"




Опция
DGTLNЕТ=<имя цифрового узла> <имя модели вход/выход>
указывает имя цифрового узла, к которому подсоединен интерфейс Ц/А и имя модели входного/выходного сопротивления соответствующего цифрового компонента.
Начальное логическое состояние управляющего цифрового узла в момент времени t = 0 определяется режимом схемы по постоянному току. Изменение этого состояния при необходимости производится с помощью необязательной опции IS=<начальное состояние>.
На рисунке 2.3б изображена схема замещения выходного каскада цифровых ИС. Сопротивления резисторов изменяются в соответствии с логическим уровнем управляющего цифрового узла. При его изменении сопротивления резисторов плавно изменяются по экспоненциальному закону с постоянной времени, которая определяется длительностью переключения, указанной в модели DINPUT. Эти сопротивления рассчитываются по формулам:

RLO = RвыхЕп / (Еп - Uвых);
RHI = RвыхЕп/ Uвых,
(2.1)
(2.2)


где Rвых и Uвых – выходное сопротивление и уровень выходного на-
пряжения в данном логическом состоянии;
Еп – напряжение источника питания.

К управляющему цифровому узлу не должны подключаться какие-либо аналоговые компоненты, так как в этом случае между ними автоматически будет включен аналого-цифровой интерфейс и цифровой узел отсоединится.
В процессе моделирования логические состояния управляющего цифрового узла получают имена "0", "1", "X", ''R", "F" и "Z". Моделирование прерывается, если хотя бы одно из этих состояний не указано в перечне спецификаций SnNAME, SnTSW. SnRLO и SnRHI.

Модель вход/выход

Модели вход/выход, ассоциируемые с каждым цифровым компонентом, имеют тип UIO и задаются по формату:
.MODEL <имя модели вход/выход> UIO [<параметры модели>]
Параметры модели вход/выход приведены в таблице 2.3.

Таблица 13 STYLEREF 1 \s 14215.13 SEQ Таблица \* ARABIC \s 1 14315 – Параметры модели вход/выход
Идентификатор
Параметр
Значение по умолчанию
Единица измерения

INLD
Входная емкость
0
Ф

OUTLD
Выходная емкость
0
Ф

DRVH
Выходное сопротивление высокого уровня
50


DRVL
Выходное сопротивление низкого уровня
50


Продолжение таблицы 2.3
Идентификатор
Параметр
Значение по умолчанию
Единица измерения

DRVZ
Выходное сопротивление утечки цепи, моделируемой как цепь хранения заряда
250*103


INR
Входное сопротивление утечки цепи, моделируемой как цепь хранения заряда
30*103


TSTOREMN
Минимальное время сохранения заряда цепи, моделируемой как цепь хранения заряда
1E-3
с

AtoDI
Имя макромодели интерфейса А/Ц первого уровня
AtoDDefault


DtoAl
Имя макромодели интерфейса Ц/А первого уровня
DtoADefault


AtoD2
Имя макромодели интерфейса А/Ц второго уровня
AtoDDefault


DtoA2
Имя макромодели интерфейса Ц/А второго уровня
DtoADefault


AtoD3
Имя макромодели интерфейса А/Ц третьего уровня
AtoDDefault


DtoA3
Имя макромодели интерфейса Ц/А третьего уровня
DtoADefault


AtoD4
Имя макромодели интерфейса А/Ц четвертого уровня
AtoDDefault


DtoA4
Имя макромодели интерфейса Ц/А четвертого уровня
DtoADefault


TSWLH1
Время переключения 0->1 для DtoAl
0
с

TSWLH2
Время переключения 0->1 для DtoA2
0
с

TSWLH3
Время переключения 0->1 для DtoA3
0
с

TSWLH4
Время переключения 0->1 для DtoA4
0
с

TSWHL1
Время переключения 1->0 для DtoAl
0
с

TSWHL2
Время переключения 1->0 для DtoA2
0
с

Продолжение таблицы 2.3
Идентификатор
Параметр
Значение по умолчанию
Единица измерения

TSWHL3
Время переключения 1->0 для DtoA3
0
с

TSWHL4
Время переключения 1->0 для DtoA4
0
с

TPWRT
Пороговое значение длительности импульса
Равно мин. задержке
с

DIGPOWER
Имя макромодели источника питания
DIGIFPWR



Входная и выходная емкости INLD, OUTLD принимаются во внимание при расчете времен задержки. Выходные сопротивления цифровых устройств задаются параметрами DRVH, DRVL модели вход/выход UIO (рисунок 2.3а). Выходное сопротивление компонента, находящегося в состоянии "1", обозначается как DRVH, в состоянии "0" – как DRVL. В САПР МС11 выходные сопротивления компонентов принимают значения в диапазоне от DIGDRVF (Forcing strength) до DIGDRVZ (Z strength), который в логарифмическом масштабе разбивается на 64 уровня (максимальному сопротивлению DIGDRVZ присваивают код 0, а минимальному DIGDRVF – код 63). По умолчанию DIGDRVF=2 Ом, DIGDRVZ=20 кОм; их значения переназначаются по директиве .OPTIONS. В конфликтных ситуациях, когда к одному узлу подключаются вентили с разными выходными сопротивлениями, логический уровень узла устанавливается вентилем с минимальным выходным сопротивлением, код которого больше кодов остальных сопротивлений в заданное число раз. Это отношение кодов сопротивлений задается параметром DIGOVRDRV в диалоговом окне Global Settings, который по умолчанию равен 3. Когда имеется несколько вентилей с близкими выходными сопротивлениями и разными логическими уровнями, узлу присваивается неопределенное состояние X.
Времена переключения выходных каскадов цифровых ИС задаются параметрами TSWLHn, TSWHLn (трудности их определения по справочным данным заключаются в том, что обычно приводятся значения общего времени переключения всей ИС).
Модели, имеющиеся в стандартной библиотеке интерфейсов САПР МС11, приведены ниже:
Таблица 13 STYLEREF 1 \s 14215.13 SEQ Таблица \* ARABIC \s 1 14415 – Модели интерфейсов
I0_LEVEL
Определение

0
Текущее значение параметра DIGIOLVL окна Global Settings (по умолчанию равно 1)

1
Основная (простейшая) модель, имеющая логические состояния 0, 1, X, R и F (AtoD1/DtoAl)

2
Основная (простейшая) модель без промежуточного состояния Х (AtoD2/DtoA2)

3
Сложная модель с промежуточным состоянием Х (AtoD3/DtoA3)

4
Сложная модель без промежуточных состояний X, R и F (AtoD4/DtoA4)


Макромодели интерфейсов составляются пользователями и включаются в библиотечный файл. Эти модели отражают характер входных/выходных сопротивлений цифровых компонентов с разной степенью подробности.
Сложные модели точнее имитируют нелинейности входных сопротивлений цифровых ИС, однако требуют больших вычислительных затрат. Имена макромоделей интерфейсов указываются с помощью параметров AtoD1, DtoAl, ..., AtoD4, DtoA4. Выбор уровня модели интерфейса для каждого конкретного цифрового устройства производится с помощью параметра IO_LEVEL.
Модели интерфейсов записаны в файл DIGIO.LIB, анализ которого позволяет получить полное представление об их адекватности решаемым задачам и при необходимости внести в этот файл коррективы.

Устройства питания

В САПР МС11 принято, что макромодель источника питания имеет имя DIGIFPWR и на нее автоматически делается ссыпка при наличии в схеме макромоделей аналого-цифровых интерфейсов. Конкретное содержание макромодели источника питания определяется пользователем, а ее текст помещается в библиотеку цифровых устройств.

Генераторы цифровых сигналов

Генераторы цифровых сигналов можно задать двумя способами.
Рассмотрим один из них, когда форму цифрового сигнала определяют в задании на моделирование (устройства STIM).
Формат схем:
Атрибут PART: <имя>
Атрибут FORMAT: <формат>
Атрибут COMMAND: <команды описания формы сигнала>
Атрибут I/O MODEL: <имя модели вход/выход>
Атрибут TIMESTEP: <шаг по времени>
Атрибут I0_LEVEL: <номер макромодели интерфейса вход/выход>
Атрибут POWER NODE: <+узел источника питания>
Атрибут GROUND NODE: <-узел источника питания>
Переменная <формат> – это спецификация формата переменной <команды описания формы сигнала>, в которой представлены логические уровни сигналов генератора. Эта переменная представляет собой последовательность цифр, общее число которых равно количество выходов генератора цифровых сигналов. Каждая цифра принимает значения 1, 3 или 4, что означает двоичную, восьмеричную и шестнадцатеричную систему счисления.
Подключение источника питания задается номерами узлов <+узел источника питания>, <-узел источника питания>.
Имя модели вход/выход задается параметром <имя модели вход/выход>, как для любого цифрового устройства.
TIMESTEP – необязательный параметр для задания периода квантования (или шага). При задании моментов времени номером шага (имеют суффикс "С") он умножается на величину шага. По умолчанию устанавливается TIMESTEP=0. Этот параметр не принимается во внимание, если заданы абсолютные значения моментов времени (имеют суффикс "S").
I0_LEVEL – необязательный параметр для выбора одной из четырех макромоделей интерфейса вход/ выход (по умолчанию 0).
Параметр <команды описания формы сигнала> представляет собой произвольную комбинацию одной или нескольких следующих строк:
, <логический уровень>
LABEL=<имя метки>
GOTO <имя метки> TIMES
GOTO <имя метки> UNTIL GT <данные>
GOTO <имя метки> UNTIL GE <данные>
GOTO <имя метки> UNTIL LT <данные>
GOTO <имя метки> UNTIL LE <данные>
INCR BY <данные>DECR BY <данные>
Каждая цифра переменной <данные> представляет собой логический уровень соответствующего выходного сигнала, который представлен в системе счисления 2m, где m – соответствующая цифра переменной <формат>.
Переменная определяет моменты времени, в которых задаются логические уровни сигнала. Если перед значением переменной имеется символ "+", то эта переменная задает приращение относительно предыдущего момента времени; в противном случае она определяет абсолютное значение относительно начала отсчета времени t =0. Суффикс "S" указывает размерность имени в секундах (допускается суффикс "nS" – наносекунды и т.п.). Суффикс "С" означает измерение времени в количестве циклов, размер которых определяется параметром TIMESTEP (переменная <шаг по времени>).
Переменная <данные> состоит из символов "0", "1", "X", "R", "F" или "Z", (интерпретируемых в заданном формате).
Переменная задает количество повторяющихся циклов GOTO; значение n=-1 задает бесконечное повторение цикла.
Переменная <имя метки> используется при организации цикла с помощью оператора перехода GOTO, который передает управление на строку, следующую за оператором LABEL=<имя метки>.

Цифровые компоненты

Цифровые компоненты (примитивы) всех типов задаются по общим правилам.
Формат схем:
Атрибут PART: <имя>
Атрибут TIMING MODEL: <имя модели динамики>
Атрибут I/O MODEL: <имя модели вход/выход>
Атрибут MNTYMXDLY: <выбор значения задержки>
Атрибут I0_LEVEL: <уровень модели интерфейсах>
Параметр <имя> указывает позиционное обозначение компонента. Параметр <имя модели динамики> описывает динамические свойства устройства, а параметр <имя модели вход/выход> – характеристики входных и выходных сопротивлений.
Модели динамики имеют ключевые слова, указанные в таблице 4.1.

Таблица 13 STYLEREF 1 \s 14415.13 SEQ Таблица \* ARABIC \s 1 14115 – Ключевые слова модели
Имя модели
динамики
Тип компонента

UADC
Аналого-цифровой преобразователь

UDAC
Цифроаналоговый преобразователь

UIO
Модель входа/выхода цифрового устройства

UGATE
Стандартный вентиль




Продолжение таблицы 13 STYLEREF 1 \s 14415.13 SEQ Таблица \* ARABIC \s 1 14115
UTGATE
Вентиль с тремя состояниями

UEFF
Триггер с динамическим управлением

UGFF
Триггер с потенциальным управлением

UDLY
Цифровая пиния задержки

UPLD
Программируемые логические матрицы


Модели вход/выход имеют ключевое слово UIO.
Параметр MNTYMXDLY позволяет назначить конкретному индивидуальному устройству минимальное, типичное или максимальное значение времени задержки, указанное в спецификации модели его динамики:
0 – значение задержки, заданное параметром DIGMNTYMX окна Global Settings (по умолчанию параметр равен 2);
1 – минимальное значение;
2 – типичное значение;
3 – максимальное значение;
4 – расчет наихудшего случая (минимум/максимум).
Параметр I0_LEVEL указывает тип цифро-аналогового и аналого-цифрового интерфейса данного цифрового устройства:
0 – в соответствии со значением параметра DIGIOLVL окна Global Settings (по умолчанию он равен 2);
1 – интерфейс AtoDI/DtoAl;
2 – интерфейс AtoD2/DtoA2;
3 – интерфейс AtoD3/DtoA3;
4 – интерфейс AtoD4/DtoA4.
Запаздывание сигнала в примитивах цифровых устройств определяется в двух моделях: динамики и вход/выход.
Модель динамики определяет задержки распространения и такие временные ограничения, как время установки (setup) и удерживания (hold). Модель вход/выход задает входные и выходные сопротивления, емкости и время переключения.
Когда выход примитива соединяется с другим примитивом, общее время задержки распространения первого примитива равно сумме времени установления напряжения на его нагрузке и времени распространения сигнала, указанного в модели динамики. Время установления напряжения на нагрузке (loading delay) рассчитывается по формуле:

(нагр = 0,69Rвых Cнагр,

(3.1)


где Rвых – выходное сопротивление устройства, равное DRVH или DRVL в зависимости от логического уровня на выходе;
Снагр – сумма входных и выходных емкостей цифровых устройств INLD, OUTLD, подключенных к данному выводу.


Когда цифровой примитив подключен к аналоговому устройству, задержка распространения уменьшается на величину, равную времени переключения, заданному в модели вход/выход.
Минимальная длительность сигнала на входе цифрового примитива, необходимая для изменения его логического состояния, должна превышать время задержки, приведенное в модели динамики (это ограничение не относится к цифровым линиям задержки). Более короткие входные импульсы не вызовут на выходе никакого эффекта.
Триггеры

Триггеры имеют динамическое и потенциальное управление. Каждый компонент может содержать один или несколько триггеров в корпусе, у которых общими являются сигналы установки, сброса и тактовой синхронизации (рисунок 4.1). Перечень триггеров приведен в таблице 4.2.

13 EMBED PBrush 1415
а) б)

13 EMBED PBrush 1415
в) г)

Рисунок 13 STYLEREF 1 \s 14415.1 – Триггеры: а – JK-триггер с отрицательным фронтом срабатывания и низким уровнем сигналов установки и сброса; б – D-триггер с положительным фронтом срабатывания и низким уровнем сигналов установки и сброса; в – синхронный двухтактный RS-триггер; г – синхронный однотактный D-триггер

Модели динамики триггеров с динамическим управлением имеют формат:
.MODEL <имя модели> UEFF [(параметры)]
Параметры модели триггеров с динамическим управлением типа UEFF приведены в таблице 4.7 (значение по умолчанию – 0, единица измерения – c). Косая черта "/" означает "или"; например, запись S/R означает сигнал S или R.
Модели динамики триггеров с потенциальным управлением имеет формат:
.MODEL <имя модели> UGFF [(параметры)]
Параметры модели триггеров с потенциальным управлением типа UGFF приведены в таблице 4.8 (значения по умолчанию – 0, единица измерения – с).

Таблица 13 STYLEREF 1 \s 14415.2 – Перечень триггеров
Тип
Параметры
Порядок
перечисления
выводов
Функциональное
назначение

Триггеры с динамическим управлением

JKFF
Количество триггеров
S,R,C,J,J,...,K,K, ...,Q,Q,..., Q, Q,...,
JK-триггер с отрицательным фронтом срабатывания и низким уровнем сигнала установки и сброса

DFF
Количество триггеров
S, R, C, D, D, ..., Q, Q, ..., Q, Q,...
D-триггер с положительным фронтом срабатывания и низким уровнем сигнала установки и сброса

Триггеры с потенциальным управлением

SRFF
Количество триггеров
S, R, G, S, S, ..., R, R, ...,Q,Q,..., Q,Q,...
Двухтактный синхронный RS-триггер

DLTCH
Количество триггеров
S,R,G,D,D,..., Q, Q, ..., Q, Q, ...
Однотактный синхронный D-триггер


Прочие устройства

Источники постоянных логических сигналов. Эти компоненты имеют выходы, но не имеют входов. Логический уровень выходного сигнала равен "1" для источников типа PULLUP и "0" для источников типа PULLDN.
Внутренние сопротивления источников задаются при описании модели вход/выход. Модель динамики эти источники не имеют. Приведем их описание:

Таблица 13 STYLEREF 1 \s 14415.3 – Источники постоянных логических сигналов
Тип
Параметр
Порядок
перечисления выводов
Функциональное назначение

PULLUP
Количество источников логического сигнала "1 "
Вых.1, вых.2,...
Матрица источников

PULLDN
Количество источников логического сигнала "0"
Вых.1, вых.2,...
Матрица источников


Цифровые линии задержки. Они осуществляют задержку входного сигнала любой длительности (заметим, что вентили не пропускают импульсы, длительность которых меньше времени задержки). Линии задержки имеют тип DLYNE, в списке узлов после перечисления узлов подключения источника питания указываются <узел входа> и <узел выхода>.
Модель динамики линии задержки имеет форму
.MODEL <имя модели> UDLY [(параметры)]
Линия задержки имеет параметры, приведенные в таблице 4.10 (значение по умолчанию – 0, единица измерения – с):

Таблица 13 STYLEREF 1 \s 14415.4 – Параметры линии задержки
Идентификатор
Параметр

DLYMN
Минимальная задержка

DLYTY
Типичная задержка

DLYMX
Максимальная задержка


Функциональное описание цифровых устройств

При составлении моделей сложных цифровых компонентов удобно применять следующие примитивы:
Logic Expression – составление логических выражений (примитив LOGICEXP);
Pin-to-Pin Delay – задание задержек распространения сигналов (примитив PINDLY);
Constraint Cheker – правила проверки временных соотношений, таких как минимальное время установки/сброса, минимальная длительность импульсов и т.п. (примитив CONSTRAINT). При нарушении этих ограничений в процессе моделирования выдаются предупреждающие сообщения.

Логические выражения
Примитив LOGICEXP задается по формату:
Uxxx LOGICEXP (<количество входов>, <количество выходов>)
+ <+узел источника питания> <-узел источника питания>
+ <входной узел 1>...<входной узел n>
+ <выходной узел 1>... <выходной узел>
+ <имя модели динамики> <имя модели вход/выход>
+ [I0_LEVEL=]
+ [MNTYMXDLY=<выбор значения задержки>]
+ LOGIC: + <логическое назначение>*
Логическое назначение записывается двояко:
<номер выходного узла>={<логическое выражение>}
<промежуточная переменная>={<логическое выражение>}
Каждый упомянутый в спецификации выходной узел должен иметь одно логическое выражение. Назначенные один раз промежуточные переменные могут использоваться в последующих логических выражениях. Промежуточным переменным присваиваются имена – по тем же правилам, что именам узлов.
Логические выражения заключаются в фигурные скобки { }. Они записываются на одной или более строках, строки-продолжения имеют символ "+" в первой позиции. Приведем перечень логических операторов в порядке их старшинства:
~ – логическое отрицание;
& – логическое И;
^ – логическое исключающее ИЛИ;
| – логическое ИЛИ.
В качестве операндов могут быть:
входные узлы;
предварительно определенные временные переменные; предварительно определенные выходные узлы;
логические константы 0, 1, X, R, F.
При записи выражений можно применять круглые скобки для группирования операндов.
Модель динамики примитива LOGICEXP имеет такой же формат, как стандартные вентили:
.MODEL <имя модели> UGATE [(параметры)]
Логические выражения вычисляются в процессе моделирования в порядке их следования. Задержка появления сигналов на выходных узлах определятся в модели динамики. Внутренние обратные связи в логических выражениях не допускаются, однако внешние обратные связи по-прежнему возможны.

Задание задержек распространения

Примитив PINDLY позволяет назначить задержки распространения сигналов сложным устройствам. Один-единственный примитив PINDLY позволяет моделировать временные соотношения и выходные характеристики целой интегральной схемы, имеющей в своем составе, в частности, тристабильные вентили. Кроме того, в описание примитива PINDLY можно включить спецификации контроля длительностей импульсов SETUP, HOLD, WIDTH, FREQ и GENERAL, которые используются в примитиве CONSTRAINT.
Примитив PINDLY задается по формату:
Uxxx PINDLY (<количество путей>, <количество входов разрешения>
+ <количество дополнит. узлов>)
+ <+узел источника питания> <-узел источника питания>
+ <входной узел 1>...<входной узел п>
+ [<узел разрешения 1>...<узел разрешения n>]
+ [<внутренний узел 1>...<внутренний узел n>]
+ <выходной узел 1>...<выходной узел п>
+ <имя модели вход/выход>
+ [I0_LEVEL=]
+ [MNTYMXDLY=<выбор значения задержки>]
+ [BOOLEAN: <булевское назначение]
+ PINDLY: назначение задержек>*
+ [TRISTATE:
+ ENABLE LO | HI <узел разрешения><назначение задержек>*]
+ [ SETUP_HOLD: спецификация времен установки/удержания>]
+ [ WIDTH: спецификация ширины импульса>]
+ [FREQ: <спецификация частоты повторения]
+ [ GENERAL: <общая спецификация>]
Здесь приняты следующие обозначения:
<количество путей> – количество путей распространения сигналов от входных к выходным узлам; при этом количество входов путей должно быть равно количеству выходов. С каждым путем вход-выход ассоциируется задержка, вычисляемая по определенным правилам;
<количество входов разрешения> – спецификация тристабильных узлов, имеющихся в примитиве (может быть равным нулю). Тристабильные узлы используются в секциях TRISTATE;
<количество внутренних узлов> – внутренние узлы используются в выражениях, определяющих задержки, но они не входят в пути вход-выход (может быть равным нулю).
Секция BOOLEAN. С помощью <булевского назначения> определяются промежуточные переменные, которые могут быть использованы в <определении задержки>. Секция BOOLEAN может быть включена на любой строке в описании примитива PINDLY. Выражение <булевское назначения> имеет вид:
<булевская переменная> = {<булевское выражение>}
Имя <булевская переменная> составляется по тем же правилам, что имя узла.
Выражение <булевское выражение> принимает значение TRUE (логическая "1") или FALSE (логический "0"). Подобно всем остальным выражениям оно должно быть заключено в фигурные скобки { }. Перечислим в таблице 5.1 булевские операторы в порядке убывания их старшинства:

Таблица 13 STYLEREF 1 \s 14515.13 SEQ Таблица \* ARABIC \s 1 14115 – Булевские операторы
Оператор
Название

~
Логическое отрицание

==
Равно

!=
Не равно

&
Логическое И

^
Логическое исключающее ИЛИ

|
Логическое ИЛИ


В качестве операндов булевских выражений могут участвовать:
предварительно определенные <булевские переменные>;
функции дополнительных узлов (см. ниже);
функции изменений (см. ниже);
<булевские константы> TRUE и FALSE.
Дополнительно операторы "==" и "!=" могут быть применены к логическим значениям <входные узлы> и <логические константы>. Это позволяет проанализировать логические состояния узлов, например, выражение "CLEAR = " принимает значение TRUE, если узел CLEAR имеет значение логической "1", и FALSE – в противоположном случае.
Управляющие функции используются для определения изменений состоянии <внутренних узлов> или <выходных узлов>. Все управляющие функции принимают логические значения и поэтому могут входить в состав <булевских выражений>. Приведем список этих функций и их аргументов:
CHANGED (<узел>,<интервал времени>)
CHANGED_LH (<узел>,<интервал времени>)
CHANGED_HL (<
·узел>,<интервал времени>).
Функция CHANGED принимает значение TRUE, если указанный <узел> изменял свое состояние из "0" в "1" на указанном <интервале времени>, предшествующем текущему моменту времени, в противном случае – FALSE.
Аналогично, функция CHANGED_LH принимает значение TRUE, если указанный <узел> изменял свое состояние на указанном < интервале времени>, предшествующем текущему моменту времени, в противном случае – FALSE. Отметим, что CHANGED_LH контролирует только самое последнее изменение.
Наконец, функция CHANGED_HL принимает аналогичные значения, контролируя переходы из "1" в "0".
При задании <интервала времени> равным нулю рассматриваемые функции примут значение TRUE, если в данный момент времени состояние узла изменяется. Это дает возможность разбивать модель цифровых компонентов на две части: первая моделирует логику функционирования с нулевыми задержками, а вторая учитывает реальные задержки.
Функции изменений предназначены для контроля изменения состояний <выходных узлов>, для которых вычисляются <выражения для задержек>. Подобно исполнительным функциям они принимают значения логического "0" или "1". Однако в отличие от них, они не имеют аргументов и просто фиксируют изменение состояний выходных узлов в текущий момент времени. Они имеют вид
TRN_pn
Здесь p – значение предыдущего состояния, а n – нового состояния.
Логические значения состояний обозначаются символами: L (низкий (уровень), Н (высокий уровень), Z (большое выходное сопротивление) и $ (любой (уровень). Так, например, функция TRN_H$ контролирует переход из состояния логическая "1" в любое другое состояние.
Секция PINDLY. Ключевое слово PINDLY отмечает начало секции, содержащей одно или несколько <назначений задержек>, которые имеют формат
<выходной узел>* ={<выражение для задержек>}
Каждый <выходной узел>, перечисленный в спецификации примитива, должен иметь одно выражение для определения задержек. Причем несколько выходных узлов могут иметь общее <выражение для задержек>, тогда в левой части назначения задержек помещается список их имен, разделяемых пробелами или запятыми.
<Выражение для задержек> заключается в фигурные скобки и может располагаться на нескольких строках. Это выражение имеет три значения задержек: минимальное, типичное и максимальное. В простейшем случае <выражение для задержек> представляет собой <значение задержек> вида:
DELAY(, , )
где , , – константы с плавающей запятой или
выражения (в том числе и параметры), в секундах.
Для спецификации неизвестной величины используется -1. Например, DELAY(20ns, -1, 35ns) задает минимальную задержку 20 нс, устанавливаемую программой по умолчанию типичную задержку и максимальную задержку 35 нс.
В более сложных <выражениях для задержек> используются функции CASE вида
CASE (
<булевское выражение>, <выражение для задержек>,
;Правило 1
<булевское выражение>, <выражение для задержек>,
;Правило 2
<выражение для задержек>; 3адержки по умолчанию
)
Аргументами функции CASE являются пары <булевское выражение>, <выражение для задержек>, замыкаемые финальным <выражением для задержек>, определяющим значение задержки по умолчанию. При вычислении функции CASE вычисляются <булевские выражения> в порядке их следования до тех пор, пока не будет получен результат TRUE. После этого задержкам присваиваются значения из соответствующего выражения. Если ни одно из выражений не имеет значения TRUE, задержкам присваиваются значения из последнего выражения.
Секция TRISTATE содержит одно или более <назначений задержек>. В отличие от секции PINDLY здесь состояния выходных узлов контролируются с помощью специальных узлов разрешения (enable). Непосредственно после ключевого слова TRISTATE указываются имена узлов разрешения и их полярность с помощью ключевого слова ENABLE по формату
ENABLE HI <узел разрешения>; Разрешение в состоянии "1"
ENABLE LO <узел разрешения>; Разрешение в состоянии "0"
Указанный <узел разрешения> управляет назначениями всех выходных узлов текущей секции. Отметим, что <выражения для задержек> в секции TRISTATE могут содержать функции изменений, связанных с состоянием высокого импеданса, например TRN_ZL и TRN_HZ.
Функционирование примитива PINDLY. Состояния выходных узлов примитива PINDLY изменяются при изменении состояний любого входного узла или узла разрешения. Каждому входному узлу соответствует выходной узел. Сначала определяются состояния внутренних переменных в секции BOOLEAN, затем вычисляются <выражения для задержек> в секциях PINDLY или TRISTATE. После этого изменившееся состояние входного узла присваивается соответствующему ему выходному узлу с задержкой.

Контроль временных соотношений

Примитив CONSTRAINT выполняет проверку соблюдения временных соотношений в процессе моделирования. Контролируется минимальное время установки/сброса, минимальная длительность импульсов, частота переключений и предусмотрен общий механизм проверки условий, формулируемых пользователем. Примитив CONSTRAINT только сообщает о нарушении временных сообщений и не изменяет логические состояния узлов и задержки. Он задается по формату:
Uxxx CONSTRAINT (<количество входов>)
+ <+узел источника питания> <-узел источника питания>
+ <входной узел 1>...<входной узел п>
+ <имя модели вход/выход>
+ [IO_LEVEL=<уровень модели интерфейса>
+ [BOOLEAN: <6упевское назначение>*]
+ [SETUP_HOLD: <спецификация времен установки/удержания>]
+ [WIDTH: <спецификация ширины импульса>]
+ [FREQ: <спецификация частоты повторения>]
+ [GENERAL: <общая спецификация> ]
Секция BOOLEAN. Содержит одно или несколько <6упевских назначений> вида
<булевская переменная> = {<булевское выражение>}
Секции BOOLEAN могут включаться в любом порядке при описании примитива CONSTRAINT. Синтаксис <булевских выражений> такой же, что и в примитиве PINDLY, за исключением того, что не могут быть использованы функции изменений.
Секция SETUP_HOLD выполняет проверку времен установки/сброса, она имеет формат:
+ SETUP_HOLD:
+ CLOCK определение типа перехода>=<входной узел>
+ DATA (<количество входов данных>)=<входной узелj>,<входной узел k>
+ [SETUPTIME=<значение интервала времени>]
+ [HOLDTIME=<значение интервала времени>]
+ [RELEASETIME=<значение интервала времени>]
+ [WHEN {<булевское выражение>}]
+ [MESSAGE="<текст дополнительного сообщения>”]
+ [ERRORLIMIT=<значение>]
+ [AFFECTS_ALL | AFFECTS_NONE |
+ AFFECTS (#OUTPUTS)=<список выходных узлов>]
CLOCK задает узел, относительно которого выполняется измерение длительности времен установки/удержания/отпускания. Параметр <определения типа перехода> принимает значения LH или HL; он указывает, от какого фронта импульса (0->1 или 1->0) отсчитывается время установки/удержания.
DATA определяет перечень узлов, для которых выполняется измерение времен установки/удержания.
SETUPTIME определяет минимальное время, в течение которого все узлы, перечисленные в разделе DATA, должны находиться в неизменном состоянии до момента начала отсчета времен установки/удержания. <3начение интервала времени> должно быть неотрицательной константой или выражением (в секундах). Некоторые устройства имеют различные требования к времени установки в зависимости от состояния входных данных ("0" или "1") в момент начала отсчета. В таком случае вместо SETUPTIME применяется одна из форм
SETUPTIME_LO = <значение интервала времени>]
SETUРТIМЕ_НI = <значение интервала времени>]
HOLDTIME определяет минимальное время, в течение которого все узлы, перечисленные в разделе DATA, должны находиться в неизменном состоянии после момента начала отсчета времен установки/удержания. <3начение интервала времени> должно быть неотрицательной константой или выражением (в секундах). Некоторые устройства имеют различные требования к времени установки в зависимости от состояния входных данных ("0" или "1") в момент начала отсчета. В таком случае вместо HOLDTIME применяется одна из форм
HOLDTIME_LO = <значение интервала времени>]
НОLDTIМЕ_НI = <значение интервала времени>]
RELEASETIME содержит спецификацию времени восстановления – минимального интервала времени стабильного состояния, предшествующего переключению. Если время восстановления зависит от направления переключения входных данных, то вместо RELEASETIME применяется одна из форм
RELEASETIME_LH = <значение интервала времени>]
RELEASETIME_HL = <значение интервала времени>]
Различие между проверкой времени восстановления и установления состоит в том, что при контроле времени восстановления не разрешается одновременное изменение CLOCK/DATA. Поэтому, если даже время удержания HOLDTIME явно не задано, считается, что оно больше нуля. Это свойство позволяет задать значения времени восстановления непосредственно в тексте описания модели. По этой причине время восстановления обычно задается отдельно, независимо от спецификаций SETUPTIME или HOLDTIME.
Проверка времен установления/удержания/восстановления начинается после того, как наступило заданное изменение состояния узла CLOCK (LH или HL). В этот момент времени вычисляется логическое выражение WHEN. Если оно принимает значение TRUE, то выполняются все проверки, имеющие ненулевые значения интервалов времени.
WIDTH содержит спецификацию минимальной длительности импульса следующего вида:
+ WIDTH
+ NODE=<входной узел>
+ [МIN_НI=<значение интервала времени>]
+ [MIN_LO=<значение интервала времени>]
+ [WHEN (<булевское выражение>}]
+ [MESSAGE="<текст дополнительного сообщения>"]
+ [ERRORLIMIT=<значение>]
+ [AFFECTS_ALL | AFFECTS_NONE |
+ AFFECTS (#OUTPUTS)=<список выходных узлов>]
Переменная NODE указывает входной узел, для которого проводится контроль длительности импульса. MIN_HI задает минимальное время, в течение которого входной узел должен находиться в состоянии "1", a MIN_LO – в состоянии "0". Если значение MIN_HI не указано, то оно считается равным нулю, что означает отсутствие ограничений на минимальную длительность импульсов.
FREQ содержит спецификацию допустимой частоты переключений:
+FREQ
+NODE=<входной узел>
+[MINFREQ=<значение частоты>]
+[MAXFREQ=<значение частоты>]
+[WHEN {<булевское выражение>}]
+[МЕSSАGЕ="<текст дополнительного сообщения>"]
+[ERRORLIMIT=<значение>]
+[AFFECTS_ALL | AFFECTS_NONE | AFFECTS +(#OUTPUTS)=+ <список выходных узлов>]
Переменная NODE указывает входной узел, для которого проводится контроль частоты переключений. MINFREQ задает минимальную частоту переключений, a MAXFREQ – максимальную.
При моделировании выводятся предупреждающие сообщения, когда период переключений больше/меньше значения 1/<значение частоты>.
GENERAL содержит спецификацию проверок, формулируемых пользователем
+ GENERAL
+ WHEN {<6улевское выражение>}
+ MESSAGE=”<текст дополнительного сообщения>”
+ [ERRORLIMIT=<значение>]
+ [AFFECTS_ALL | AFFECTS_NONE | AFFECTS
+(#OUTPUTS) = <список выходных узлов>]
Переменная WHEN задает правило контроля в виде булевского выражения. Текст сообщения об ошибке задается с помощью переменной MESSAGE.
Общие замечания. Спецификации контроля SETUP_НOLD, WIDTH, FREQ, GENERAL могут располагаться в тексте примитива CONSTRAINT в любом порядке. Более того, спецификация каждого типа может встречаться несколько раз. Каждая спецификация может содержать предложение WHEN, тогда проверка выполняется, если указанное в нем <6улевское выражение> истинно. Проверка GENERAL содержит предложение WHEN всегда. Все проверки содержат встроенные сообщения об ошибках. Дополнительные сообщения можно вывести с помощью спецификации MESSAGE.
Все проверки имеют необязательный параметр ERRORLIMIT, определяющий максимальное количество ошибок. По умолчанию оно принимается равным значению глобальной переменной DIGERRDEFAULT (см. диалоговое окно Global Settings), обычно 20. Значение этого параметра, равное нулю, интерпретируется как бесконечное значение. В случае, когда количество ошибок данного типа превышает максимальное, сообщения об ошибках больше не выводятся на экран САПР МС11 и в выходной файл.
Если в процессе моделирования общее количество ошибок превышает значение глобального параметра DIGERRLIMIT (см. диалоговое окно Global Settings), моделирование прекращается. По умолчанию значение DIGERRLIMIT устанавливается равным бесконечности.




Общие методические рекомендации по выполнению моделирования

Изучение дисциплины “Компьютерная схемотехника” эффективно лишь тогда, когда наряду с овладением теории студенты в условиях проведения лабораторного практикума приобретают навыки синтеза цифровых устройств различного назначения и проверки их параметров и характеристик с помощью САПР, применяемых в промышленности.
Методические указания посвящены изучению методов математического моделирования аналого-цифровых и цифровых устройств с помощью системы схемотехнического моделирования Micro-Cap 11, которая отличается от других известных САПР:
незначительными требованиями к параметрам персональной ЭВМ;
простотой и удобством в обращении, особенно при графическом вводе принципиальной схемы;
доступностью для пользователя, мало знакомого с вычислительной техникой;
наличием основных видов анализа электронных устройств;
развитой библиотекой компонентов.
В ходе выполнения лабораторных работ студенты должны:
освоить методики синтеза цифровых устройств;
получить знания о методах математического моделирования цифровых устройств на персональных ЭВМ;
глубже усвоить основы теории цифровых устройств и методы их расчета;
научиться проводить параметрическую оптимизацию характеристик цифровых устройств.
Подготовка к лабораторной работе предусматривает обязательное изучение студентами теоретического материала.
Перед выполнением лабораторных работ студенты должны:
внимательно ознакомиться с краткими теоретическими сведениями, приведенными в методических указаниях;
изучить математические модели цифровых компонентов, которые применяются в САПР Micro-Cap 11;
провести структурный синтез как минимум трех схем электрических принципиальных цифровых устройств, подлежащих математическому моделированию;
выполнить параметрический синтез цифровых устройств с учетом параметров математических моделей компонентов, заложенных в библиотеки компонентов САПР Micro-Cap 11;
рассчитать, при необходимости, требуемые параметры цифровых компонентов для последующего их ввода в библиотеки компонентов САПР Micro-Cap 11.
САПР электронных устройств позволяют проводить анализ их характеристик в различных режимах и параметрическую оптимизацию, то есть выбирать оптимальные (по заданному критерию) параметры компонентов принципиальной схемы. Однако параметрическая оптимизация не приведет к удовлетворительному результату, если оптимизируемая схема устройства принципиально не позволяет реализовать требуемые параметры. Поэтому синтезу и расчету первоначальных вариантов схем электрических принципиальных следует уделить особое внимание.
Лабораторную работу рекомендуется начинать с математического моделирования примера цифрового устройства, приведенного в каждой лабораторной работе с указанием параметров расчета. Затем следует приступить к исследованию цифрового устройства, синтезированного с учетом установленного варианта задания.
Отчет к каждой лабораторной работе должен содержать:
название лабораторной работы;
цель работы;
краткие теоретические сведения;
порядок выполнения работы;
результаты исследования и анализа параметров и характеристик исследуемого электронного устройства;
особенности функционирования САПР Micro-Cap 11, выявленные в ходе выполнения лабораторной работы;
выводы.
Моделирование цифровых устройств
Лабораторная работа (1. Система схемотехнического моделирования электронных устройств Micro-Cap 11

Цель работы: изучить основные параметры и возможности САПР Micro-Cap 11, а также исследовать основные источники аналоговых и цифровых сигналов.

Порядок выполнения работы

1) Запустите САПР Micro-Cap 11.
2) Изучите основные возможности САПР Micro-Cap 11.
3) Исследуйте назначение основных команд, относящихся к созданию чертежей электрических принципиальных схем и анализу работы узлов в подрежимах моделирования аналого-цифровых и цифровых устройств (Analysis/Transient...).
4) Создайте схемы для исследования параметров и характеристик выходных сигналов источников Battery, Pulse Source, Sine Source, Fixed Analog, которые находятся в библиотеке Component/Analog Primitives/Waveform Sources.
5) Определите параметры и характеристики выходных сигналов исследуемых источников в режиме анализа переходных характеристик (Analysis/Transient...).
6) Синтезируйте с учетом установленного варианта задания по таблице 7.1 схемы для исследования параметров и характеристик выходных сигналов источников цифровых сигналов Stim1, Stim2, Stim4, Stim8, Stim16, которые находятся в библиотеке Component/Digital Primitives/Stimulus Generators.

Таблица 7.13 SEQ Таблица \* ARABIC \s 1 14115 – Варианты заданий
Номер варианта
Источник цифровых сигналов


тип
период, ns
формат

1
Stim2
100
11

2
Stim4
200
13

3
Stim8
250
431

4
Stim8
300
44

5
Stim16
400
413431

6
Stim8
500
111113

7
Stim8
550
1331

Продолжение таблицы 7.1
Номер варианта
Источник цифровых сигналов


тип
период, ns
формат

8
Stim4
600
1111

9
Stim8
300
1313

10
Stim16
450
443311

11
Stim4
800
31

12
Stim8
650
3131


7) Определите параметры и характеристики выходных сигналов исследуемых источников в подрежимах моделирования аналого-цифровых и цифровых устройств (Analysis/Transient...).
На рисунке 7.1а в качестве примера приведена схема для исследования источника Stim4 в подрежиме моделирования цифровых устройств, на рисунке 7.1б, рисунке 7.2 и рисунке 7.3 – программы, описывающие функционирование источника цифровых сигналов, а на рисунке 7.4 – выходные сигналы источника Stim4.

13 EMBED PBrush 1415
а) б)
Рисунок 7.13 SEQ Рисунок \* ARABIC \s 1 14115 – Схема для исследования источника Stim4 а) и программа, описывающая его работу в формате 4 б)

13 EMBED PBrush 1415
а) б)
Рисунок 7.13 SEQ Рисунок \* ARABIC \s 1 14215 – Программы, описывающие работу источника Stim4 в форматах 13 а) и 1111 б)

13 EMBED PBrush 1415
а) б) в)
Рисунок 7.13 SEQ Рисунок \* ARABIC \s 1 14315 – Программы, описывающие работу источника Stim4
в форматах 1111 а), 4 б) и 13 в)
13 EMBED PBrush 1415
Рисунок 7.13 SEQ Рисунок \* ARABIC \s 1 14415 – Выходные сигналы источника Stim4
Контрольные вопросы

Назовите основные виды источников аналоговых и цифровых сигналов.
Перечислите основные команды, используемые при описании формы сигнала.
Что означает знак "+" перед переменной при описании формы сигнала?
Какие системы счисления используются при описании формы сигнала в САПР Micro-Cap 11?
Опишите форму сигнала, используя следующие строки:
LABEL=<имя метки>;
GOTO <имя метки> TIMES;
GOTO <имя метки> UNTIL GT <данные>;
GOTO <имя метки> UNTIL GE <данные>;
GOTO <имя метки> UNTIL LT <данные>;
GOTO <имя метки> UNTIL LE <данные>;
INCR BY <данные> DECR BY <данные>.
Поясните способы задания бесконечно повторяющихся циклов?
Опишите форму цифрового сигнала, используя символы: "0", "1", "X", "R", "F", "Z", "RND" и "?".
Лабораторная работа №2. Временные параметры и характеристики цифровых микросхем

Цель работы: изучить методики измерения временных параметров и характеристик цифровых микросхем в различных режимах моделирования, а также влияние номинальных значений сопротивления и емкости нагрузки на эти параметры и характеристики.

Порядок выполнения работы

1) Изучите до начала выполнения лабораторной работы временные параметры и характеристики цифровых микросхем.
2) Соберите схему исследования временных характеристик логических элементов, при этом тип микросхемы выберите по таблице 7.2 с учетом установленного варианта задания.

Таблица 7.2 – Варианты заданий
№ варианта
Тип микросхемы


логический элемент
триггер

1
K555LA3
K555TV1

2
K555LE1
K555TV6

3
K555LN1
K555TV15

4
K555LA4
K555TM2

5
K555LA1
K555TM5

6
K555LI6
K555TV9

7
K555LA2
K555TV10

8
K555LL1
K555TV11

9
K555LR4
K555TM2

10
K555LE4
K555TV6

11
K555LI3
K555TM5

12
K555LR1
K555TV1


Рекомендуемая схема исследования временных характеристик логических элементов в режиме моделирования аналого-цифровых устройств, а также параметры примененного источника цифровых сигналов приведены соответственно на рисунке 7.5а и рисунке 7.5б.
3) Исследуйте в подрежиме Run/Transient влияние параметров нагрузки на переходную характеристику логического элемента.
На рисунке 7.6 в качестве примера приведена переходная характеристики логического элемента K555LA3 при параметрах нагрузки Rн=1 МОm, Сн=( (функция v(OUT1)) и Rн=(, Сн=50 pF (функция v(OUT2)).


а) б)
Рисунок 7.5 – Схема исследования временных параметров логических элементов в режиме моделирования аналого-цифровых устройств а);
программа, описывающая работу генератора цифровых сигналов б)

13 EMBED PBrush 1415
Рисунок 7.6 – Переходная характеристика логического элемента K555LA3

4) Определите по полученной переходной характеристике временные параметры исследуемой цифровой микросхемы (значения времен задержек распространения при включении и выключении интегральной микросхемы, времен нарастания (rise time) и спада (fall time) сигнала интегральной микросхемы, среднего времени задержки распространения).
5) Синтезируйте схему для исследования максимальной частоты следования импульсов входных сигналов цифровой микросхемы и по результатам моделирования определите ее значение.
Рекомендуемая методика, которая позволяет определить значение максимальной частоты следования импульсов входных сигналов для цифровой микросхемы, приведена на рисунке 7.7 и рисунке 7.8.


а) б) в)
Рисунок 7.7 – Схема для исследования максимальной частоты следования импульсов входных сигналов цифровой микросхемы K555LA3 а); программы, описывающие работу генератора цифровых сигналов
при fT < fT.MAX б) и fT > fT.MAX в)

13 EMBED PBrush 1415
а) б)
Рисунок 7.8 – Временные диаграммы работы цифровой микросхемы при fT < fT.MAX а) и fT > fT.MAX б)

6) Синтезируйте схему для исследования временных параметров триггера, тип которого в соответствии с установленным вариантом задания указан в таблице 7.2. По результатам моделирования определите значения времени установления входных сигналов (setup time), времени удержания сигнала (hold time), времен задержек распространения при включении и выключении триггера, среднего времени задержки распространения, а также максимальное значение частоты следования импульсов входных сигналов.
Рекомендуемая методика определения временных параметров универсального JK-триггера приведена на рисунке 7.9 и рисунке 7.10.




a) б)
Рисунок 7.9 – Схема для исследования временных параметров триггера K555TV15 a); программы, описывающие работу генераторов цифровых сигналов б)

13 EMBED PBrush 1415
Рисунок 7.10 – Временные диаграммы работы триггера K555TV15

Контрольные вопросы

Дайте определение (приведите формулы, где это необходимо) следующим параметрам цифровых микросхем:
входное напряжение низкого и высокого уровней;
выходное напряжение низкого и высокого уровней;
помехоустойчивость при низком и высоком уровне сигнала;
выходной ток низкого и высокого уровней;
ток потребления выходного напряжения низкого и высокого уровней;
средняя потребляемая мощность;
время выбора интегральной микросхемы;
коэффициент разветвления по выходу интегральной микросхемы.
Дайте определение переходной характеристике.
Приведите методику определения параметров цифровых микросхем:
времени нарастания сигнала;
времени спада сигнала;
rise time;
fall time.
Поясните методику, которая позволяет определить максимальное значение частоты следования импульсов входных сигналов:
логических элементов;
триггеров.
Лабораторная работа №3. Триггеры

Цель работы: изучить временные диаграммы работы различных типов триггеров, а также методики измерения временных параметров и характеристики триггеров в различных режимах моделирования.

Порядок выполнения работы

1) Изучите до начала выполнения лабораторной работы временные диаграммы работы триггеров.
2) Синтезируйте схему простейшего RS-триггера с учетом установленного варианта задания по таблице 7.3.

Таблица 7.3 – Варианты заданий
Номер
варианта
Тип RS-триггера
Тип микросхем для
реализации триггера

1
Асинхронный
K555LA3, K555LN1

2
Асинхронный
K555LA2, K555LN1

3
Асинхронный
K555LA1, K555LN1

4
Асинхронный
K555LA4, K555LN1

5
Асинхронный
K555LI1, K555LN1

6
Асинхронный
K555LL1, K555LN1

7
Синхронный
K555LE1, K555LN1

8
Синхронный
K555LE4, K555LN1

9
Синхронный
K555LI6, K555LN1

10
Синхронный
K555LI3, K555LN1

11
Синхронный
K555LR1, K555LN1

12
Синхронный
K555LR11, K555LN1

Примечание – Микросхему K555LN1 применяют при необходимости.


3) Создайте схему для исследования RS-триггера в САПР Micro-Cap 11.
На рисунке 7.11а в качестве примера приведена схема для исследования асинхронного RS-триггера, реализованного на микросхеме K555LA3.
4) Исследуйте временные диаграммы работы RS-триггера при произвольных фазовых соотношениях входных сигналов.
На рисунке 7.11б в качестве примера приведены временные диаграммы работы асинхронного RS-триггера, реализованного на микросхеме K555LA3.
13 EMBED PBrush 1415
а) б)
Рисунок 7.11 – Схема исследования асинхронного RS-триггера а)
и временные диаграммы его работы б)

5) Исследуйте временные диаграммы работы триггеров, тип которых с учетом установленного варианта задания указан в таблице 7.4.
Определите значения времени установления входных сигналов (setup time), времени удержания сигнала (hold time), времен задержек распространения при включении и выключении интегральной микросхемы, среднего времени задержки распространения, а также максимальное значение частоты следования импульсов входных сигналов.

Таблица 7.4 – Варианты заданий
Номер
варианта
JK-триггер
D-триггер
T-триггер
на основе

1
K555TV1
K555TM2, K555TM5
K555TV6

2
K555TV6
K555TM2, K555TM5
K555TV1

3
K555TV15
K555TM2, K555TM5
K555TM2

4
K555TV9
K555TM2, K555TM5
K555TV15

5
K555TV10
K555TM2, K555TM5
K555TV9

6
K555TV11
K555TM2, K555TM5
K555TV10

7
K555TV6
K555TM2, K555TM5
K555TV11

8
K555TV1
K555TM2, K555TM5
K555TV9

9
K555TV10
K555TM2, K555TM5
K555TM2

10
K555TV11
K555TM2, K555TM5
K555TV1

11
K555TV15
K555TM2, K555TM5
K555TV6

12
K555TV6
K555TM2, K555TM5
K555TV10


На рисунках 7.9 и 7.10 лабораторной работы №2 приведены результаты исследования универсального JK-триггера K555TV15, а на рисунке 7.12 настоящей лабораторной работы – динамического D-триггера K555TM2 и статического D-триггера K555TM7.

а) б)
Рисунок 7.12 – Схема исследования D-триггеров а) и временные диаграммы их работы б)

Контрольные вопросы

Дайте определение триггера.
Классификация триггеров.
Назначение входов триггера S, R, D, T, J, K, C, V.
Основные динамические параметры триггеров.
Какая комбинация входных сигналов является запрещенной для RS-триггера, который реализован на логических элементах:
2И-НЕ;
2ИЛИ-НЕ.
Поясните отличия между временными диаграммами работы статического и динамического D-триггеров.
RS- и RSS-триггеры. Временные диаграммы их работы.
D- и T-триггеры. Временные диаграммы их работы.
JK-триггеры. Временные диаграммы их работы.
Приведите методику определения параметров триггеров:
времени удержания сигнала;
времени установления сигнала;
Лабораторная работа №4. Преобразователи кодов

Цель работы: изучить временные диаграммы работы различных типов преобразователей кодов.

Порядок выполнения работы

1) Изучите до начала выполнения лабораторной работы методики синтеза преобразователей кодов.
2) Соберите схему проверки стандартного преобразователя кодов K514ID2, приведенную на рисунке 7.13а. В этой схеме к выходам преобразователя кодов подключен семисегментный индикатор Animated Seven Segment, находящийся в библиотеке компонентов Component/Animation.

13EMBED PBrush1415
а) б)
Рисунок 7.13 – Схема исследования преобразователя кодов K514ID2 а)
и временные диаграммы его работы б)

3) Исследуйте в подрежиме Run/Transient режимы работы преобразователя кодов при различных комбинациях управляющих сигналов EN1, EN2, M/N.
Проконтролируйте последовательное изменение цифр на семисегментном индикаторе от 0 до 9 при EN1=EN2=1.
Скорость изменения цифр устанавливают в диалоговом окне Scope/Animate Options.
На рисунке 7.13б приведены временные диаграммы работы преобразователя кодов при EN1=EN2=1.
4) Синтезируйте схему преобразователя кодов на микросхемах средней степени интеграции с учетом требований, приведенных в таблице 7.5.

Таблица 7.5 – Варианты заданий
Номер
варианта
Входной код
преобразователя
(двоичное число)
Выходной код преобразователя (десятичное число
или буква)

1
0000, 1101, 0010, 1011
0, D, 2, B

2
0001, 1010, 0011, 1001
1, A, 3, 9

3
0010, 1011, 0100, 0111
2, B, 4, 7

4
0011, 1001, 0101, 1100
3, 9, 5, С

5
0100, 0111, 0110, 1110
4, 7, 6, E

6
0101, 1100, 1000, 1111
5, C, 8, F

7
0110, 1110, 0000, 1101
6, E, 0, D

8
1000, 1111, 0001, 1010
8, F, 1, A

9
0111, 1101, 0011, 1100
7, D, 3, C

10
0010, 1010, 1111, 1000
2, A, F, 8

11
1101, 1011, 1100, 0111
D, B, C, 7

12
0101, 0011, 1010, 1111
5, 3, A, F


5) Создайте схему проверки синтезированного преобразователя кодов с применением семисегментного индикатора Animated Seven Segment.
На рисунке 7.14 в качестве примера приведена схема, обеспечивающая преобразование двоичных кодов (0000, 0100, 1110, 1111) в символы (0, 4, E, F соответственно).

13EMBED PBrush1415
Рисунок 7.14 – Схема преобразователя кодов на микросхемах средней степени интеграции

6) Проверьте в подрежиме Run/Transient правильность работы преобразователя кодов.
На рисунке 7.15 приведены временные диаграммы работы преобразователя кодов на микросхемах средней степени интеграции.

13EMBED PBrush1415
Рисунок 7.15 – Временные диаграммы работы преобразователя
кодов на микросхемах средней степени интеграции

7) Разработайте схему для проверки шифратора или дешифратора, тип которого в зависимости от установленного варианта задания приведен в таблице 7.6.
Рекомендуется к выходам исследуемой микросхемы подключать светодиоды Animated Digital LED, находящиеся в библиотеке компонентов Component/Animation.
На рисунке 7.16 в качестве примера приведены результаты исследования дешифратора K555ID7.

Таблица 7.6 – Варианты заданий
Номер варианта
Тип шифратора или дешифратора

1
K555IV3

2
K155ID1

3
K555ID7

4
K155ID10

5
K155ID6

6
K155IV1

Продолжение таблицы 7.6
Номер варианта
Тип шифратора или дешифратора

7
K155ID1

8
K155ID10

9
K155ID6

10
K555IV3

11
K155ID7

12
K555IV1


13EMBED PBrush1415
а) б)
Рисунок 7.16 – Схема проверки дешифратора K555ID7 а) и временные диаграммы его работы б)
8) Определите для одной из разработанных схем временные параметры исследуемой микросхемы.

Контрольные вопросы

Дайте определение преобразователя кодов.
Поясните методику разработки преобразователя кодов.
Постройте преобразователь двоичного кода в 3-разрядный код Грея.
Выполните преобразование двоично-десятичного кода в семисегментный код.
Дайте определение шифратора.
Какой входной код называют унитарным?
Какой шифратор называют приоритетным?
Синтезируйте схему приоритетного шифратора, которая обеспечивает равномерную задержку распространения сигналов по всем входам. Укажите недостатки этой схемы.
Дайте определение дешифратора.
Приведите схему трехвходового полного линейного дешифратора.
Приведите схему пирамидального дешифратора.
Лабораторная работа №5. Сумматоры и вычитатели

Цель работы: изучить временные диаграммы работы сумматоров и вычитателей.

Порядок выполнения работы

1) Изучите до начала выполнения лабораторной работы методики синтеза сумматоров и вычитателей.
2) Соберите схему проверки стандартного сумматора K555IM3, приведенную на рисунке 7.17.

13 EMBED PBrush 1415
a) б)
Рисунок 7.17 – Схема исследования сумматора K555IM3 а) программы, описывающие работу генераторов цифровых сигналов б)

3) Исследуйте в подрежиме Run/Transient режимы работы сумматора при различных комбинациях входных кодов.
На рисунке 7.18 в качестве примера приведены временные диаграммы работы сумматора.

13 EMBED PBrush 1415
Рисунок 7.18 – Временные диаграммы работы сумматора K555IM3
4) Синтезируйте схему сумматора или вычитателя на микросхемах средней степени интеграции с учетом требований, приведенных в таблице 7.7.

Таблица 7.7 – Варианты заданий
Номер варианта
Тип устройства
Разрядность
Базовая микросхема

1
сумматор
1
K555LA3

2
вычитатель
2
K555LE1

3
сумматор
2
K555 LR1

4
вычитатель
1
K555LA4

5
сумматор
1
K555LA1

6
вычитатель
1
K555LI6

7
сумматор
2
K555LA2

8
вычитатель
2
K555LL1

9
сумматор
1
K555LR4

10
вычитатель
2
K555LE4

11
сумматор
2
K555LI3

12
вычитатель
1
K555LR1

Примечание – Базовая микросхема обязательно должна входить в состав разрабатываемого устройства. Допускается дополнительно использовать другие типы микросхем


5) Создайте схему проверки синтезированного сумматора или вычитателя.
На рисунке 7.19 в качестве примера приведена схема проверки двухразрядного вычитателя.

13 EMBED PBrush 1415
a) б)
Рисунок 7.19 – Схема проверки двухразрядного вычитателя а) программы, описывающие работу генераторов цифровых сигналов б)
6) Проверьте в подрежиме Run/Transient правильность работы сумматора или вычитателя.
На рисунке 7.20 приведены временные диаграммы работы двухразрядного вычитателя.

13 EMBED Word.Picture.8 1415
Рисунок 7.20 – Временные диаграммы работы двухразрядного вычитателя

Контрольные вопросы

Дайте определение сумматора.
Дайте определение полусумматора.
Приведите таблицу истинности полного сумматора.
Дайте определение вычитателя и полувычитателя.
Выведите в соответствии с таблицей истинности вычитателя выражения для разности Pi и заема Vi.
Сравните выражения для суммы Si и переноса Pi полного сумматора с выражениями для разности Di и заема Vi полного вычитателя. Поясните пути создания универсального устройства.
Приведите схему многоразрядного параллельного сумматора с последовательным переносом.
Приведите схему многоразрядного параллельного сумматора с параллельным переносом.
Приведите схему многоразрядного последовательного сумматора.
Приведите схему многоразрядного сумматора в дополнительном коде.
Приведите схему многоразрядного сумматора в обратном коде.
Лабораторная работа №6. Счетчики

Цель работы: изучить временные диаграммы работы счетчиков, построенных по различным схемам.

Порядок выполнения работы

1) Изучите до начала выполнения лабораторной работы методики синтеза счетчиков.
2) Соберите схему проверки стандартного счетчика, тип которого в зависимости от установленного варианта задания приведен в таблице 7.8.

Таблица 7.8 – Варианты заданий
Номер варианта
Тип счетчика

1
K555IE2

2
K555IE4

3
K555IE5

4
K555IE6

5
K555IE7

6
K555IE9

7
K555IE2

8
K555IE10

9
K555IE18

10
K555IE7

11
K555IE4

12
K555IE9


На рисунке 7.21 приведена схема проверки стандартного счетчика K555IE4.

13 EMBED PBrush 1415
а) б)
Рисунок 7.21 – Схема исследования счетчика K555IE4 а) программы, описывающие работу генераторов цифровых сигналов б)

3) Исследуйте в подрежиме Run/Transient режимы работы счетчика при различных соединениях его контактов между собой, а также при различных комбинациях управляющих кодов (сигналов начальной установки).
На рисунке 7.22 в качестве примера приведены временные диаграммы работы счетчика.

13 EMBED PBrush 1415
Рисунок 7.22 – Временные диаграммы работы счетчика K555IE4

4) Синтезируйте схему трехразрядного асинхронного счетчика на микросхемах средней степени интеграции с учетом требований, приведенных в таблице 7.9.

Таблица 7.9 – Варианты заданий
Номер
варианта
Тип счетчика
Базовая микросхема

1
Суммирующий с последовательным переносом
K555TM2

2
Вычитающий с последовательным переносом
K555TV1

3
Реверсивный с последовательным переносом
K555TV15

4
Суммирующий со сквозным переносом
K555TV6

5
Вычитающий со сквозным переносом
K555TM2

6
Реверсивный со сквозным переносом
K555TV9

7
Суммирующий со сквозным переносом
K555TV11

Продолжение таблицы 7.9
Номер
варианта
Тип счетчика
Базовая микросхема

8
Вычитающий с последовательным переносом
K555TV10

9
Вычитающий со сквозным переносом
K555TV6

10
Суммирующий с последовательным переносом
K555TV15

11
Реверсивный с последовательным переносом
K555TV10

12
Суммирующий с последовательным переносом
K555TV9

Примечание – Базовая микросхема обязательно должна входить в состав разрабатываемого устройства. Допускается дополнительно использовать любые типы логических микросхем


5) Создайте схему проверки синтезированного счетчика.
На рисунке 7.23 в качестве примера приведена схема проверки вычитающего счетчика со сквозным переносом на триггере K555TV6.

13 EMBED PBrush 1415
Рисунок 7.23 – Схема проверки асинхронного вычитающего счетчика

6) Проверьте в подрежиме Run/Transient правильность работы счетчика.
На рисунке 7.24 приведены временные диаграммы работы вычитающего счетчика со сквозным переносом.
7) Синтезируйте схему трехразрядного синхронного счетчика на микросхемах средней степени интеграции с учетом требований, приведенных в таблице 7.10.



13 EMBED PBrush 1415
Рисунок 7.24 – Временные диаграммы работы асинхронного вычитающего счетчика со сквозным переносом

Таблица 7.10 – Варианты заданий

варианта
Тип счетчика
Базовая
микросхема

1
Реверсивный со сквозным переносом
K555TV15

2
Суммирующий со сквозным переносом
K555TM2

3
Вычитающий со сквозным переносом
K555TV1

4
Суммирующий с параллельным переносом
K555TV10

5
Реверсивный с параллельным переносом
K555TV6

6
Вычитающий с параллельным переносом
K555TV11

7
Вычитающий со сквозным переносом
K555TV15

8
Суммирующий с параллельным переносом
K555TV9

9
Реверсивный с параллельным переносом
K555TV1

10
Вычитающий со сквозным переносом
K555TM2

11
Реверсивный с параллельным переносом
K555TV15

12
Суммирующий с параллельным переносом
K555TV1

Примечание – Базовая микросхема обязательно должна входить в состав разрабатываемого устройства. Допускается дополнительно использовать любые типы логических микросхем

8) Создайте схему проверки синтезированного счетчика.
На рисунке 7.25 в качестве примера приведена схема проверки суммирующего счетчика со сквозным переносом на триггере K555TM2, а на рисунке 7.26 – суммирующего счетчика с параллельным переносом на триггере K555TM2.

13 EMBED PBrush 1415
Рисунок 7.25 – Схема проверки синхронного суммирующего счетчика со сквозным переносом

9) Проверьте в подрежиме Run/Transient правильность работы счетчиков.
На рисунке 7.27 приведены временные диаграммы работы суммирующих счетчиков.
13 EMBED PBrush 1415
Рисунок 7.26 – Схема проверки синхронного суммирующего счетчика
13 EMBED PBrush 1415
Рисунок 7.27 – Временные диаграммы работы синхронных суммирующих счетчиков

Контрольные вопросы

Дайте определение счетчика.
Назовите основные специфические параметры счетчиков.
Классификация счетчиков, принципы их построения.
Приведите схему и дайте краткую характеристику (укажите преимущества, недостатки и особенности работы) следующих типов счетчиков:
суммирующие;
вычитающие;
реверсивные;
асинхронные с последовательным переносом;
асинхронные со сквозным переносом;
синхронные со сквозным переносом;
синхронные с параллельным переносом;
синхронные с параллельным переносом на D-триггерах;
синхронные с параллельным переносом на JK-триггерах.
Комбинированная схема переноса.
Сравните быстродействие синхронных счетчиков со сквозным и с параллельным переносом.
7.7 Лабораторная работа №7. Делители с произвольным постоянным коэффициентом деления

Цель работы: изучить временные диаграммы работы делителей с произвольным постоянным коэффициентом деления (ДПКД), построенных по различным схемам.

Порядок выполнения работы

1) Изучите до начала выполнения лабораторной работы методики синтеза ДПКД.
2) Синтезируйте схему ДПКД с учетом установленного варианта задания по таблице 7.11.

Таблица 7.11 – Варианты заданий
№ варианта
Коэффициент деления
Базовая микросхема

1
9
K555IE5

2
7
K555IE2

3
6
K555IE4

4
5
K555IE6

5
9
K555IE7

6
7
K555IE9

7
6
K555IE10

8
5
K555IE18

9
9
K555IE5

10
7
K555IE2

11
6
K555IE4

12
5
K555IE6

Примечание – Допускается дополнительно использовать любые типы логических микросхем


На рисунке 7.28 приведена схема проверки делителя на 7, реализованного на базе стандартного счетчика K555IE4.

13 EMBED PBrush 1415
Рисунок 7.28 – Схема исследования делителя на 7

3) Исследуйте в подрежиме Run/Transient режимы работы синтезированного делителя.
На рисунке 7.29 в качестве примера приведены временные диаграммы работы делителя на 7.

13 EMBED PBrush 1415
Рисунок 7.29 – Временные диаграммы работы делителя на 7

4) Синтезируйте две схемы ДПКД на микросхемах средней степени интеграции с учетом требований, приведенных в таблице 7.12.

Таблица 7.12 – Варианты заданий
Номер варианта
Методы построения делителя
Коэффициент деления
Базовая микросхема

1
1,4
6
K555TM2

2
2,4
7
K555TV1

3
3,4
5
K555TV15

4
1,4
6
K555TV6

5
2,4
7
K555TV9

6
3,4
7
K555TV11

7
2,4
6
K555TM2

8
3,4
5
K555TV1

9
1,4
7
K555TV10

Продолжение таблицы 7.12
Номер варианта
Методы построения делителя
Коэффициент деления
Базовая микросхема

10
2,4
5
K555TV11

11
3,4
6
K555TV6

12
1,4
7
K555TV9

Примечание:1. Методам построения ДПКД условно присвоены следующие номера:
метод исключения лишних состояний – 1;
метод искусственного принудительного насчета импульсов в счетчике – 2;
метод принудительного задания коэффициента пересчета в вычитающем счетчике – 3;
синтез счетчиков с использованием теории цифровых автоматов – 4


В таблицах 7.13 – 7.17 приведены результаты разработки делителя на 6 на базе универсального триггера K555TV6 (в таблице 7.13 приведена расширенная таблица истинности работы делителя, в таблицах 7.14 – 7.17 даны карты Карно для нахождения сигналов на управляющих входах).

Таблица 7.13 – Таблица истинности работы делителя
Номер импульса
Текущее состояние
Следующее состояние
Управляющие сигналы


Q3
Q2
Q1
Q3
Q2
Q1
J3
K3
J2
K2

0
0
0
0
0
0
1
0
X
0
X

1
0
0
1
0
1
0
0
X
1
X

2
0
1
0
0
1
1
0
X
X
0

3
0
1
1
1
0
0
1
X
X
1

4
1
0
0
1
0
1
X
0
0
X

5
1
0
1
0
0
0
X
1
0
X


Таблица 7.14 – Карта Карно Таблица 7.15 – Карта Карно
Q3\Q2Q1
00
01
11
10


Q3\Q2Q1
00
01
11
10

0
0
0
1
0


0
X
X
X
X

1
X
X
X
X


0
0
1
X
X

J3=Q2Q1 K3=Q1
Таблица 7.16 – Карта Карно Таблица 7.17 – Карта Карно
Q3\Q2Q1
00
01
11
10


Q3\Q2Q1
00
01
11
10

0
0
1
X
X


0
X
X
1
0

1
0
0
X
X


1
X
X
X
X

J2=~Q3Q1 K2=Q1

5) Создайте схему проверки синтезированного ДПКД.
На рисунке 7.30 в качестве примера приведена схема проверки делителя на 6.

13 EMBED PBrush 1415
Рисунок 7.30 – Схема проверки делителя на 6

6) Проверьте в подрежиме Run/Transient правильность работы ДПКД.
На рисунке 7.31 приведены временные диаграммы работы делителя на 6.

13 EMBED PBrush 1415
Рисунок 7.31 – Временные диаграммы работы делителя на 6
Контрольные вопросы

Дайте определение делителя.
Поясните методики синтеза ДПКД.
ДПКД на базе метода исключения лишних состояний. Укажите преимущества и недостатки.
ДПКД на базе метода искусственного принудительного насчета импульсов. Укажите преимущества и недостатки.
ДПКД на основе вычитающих счетчиков. Укажите преимущества и недостатки.
ДПКД на основе теории цифровых автоматов. Укажите преимущества и недостатки.
Особенности синтеза ДПКД на JK-триггерах на основе теории цифровых автоматов.
Особенности синтеза ДПКД на D-триггерах на основе теории цифровых автоматов.
Особенности синтеза ДПКД на T-триггерах на основе теории цифровых автоматов.
Лабораторная работа №8. Регистры

Цель работы: изучить временные диаграммы работы регистров, построенных по различным схемам.

Порядок выполнения работы

1) Изучите до начала выполнения лабораторной работы методики синтеза регистров.
2) Соберите схему проверки регистра с учетом установленного варианта задания по таблице 7.18.
На рисунке 7.32 в качестве примера приведена схема проверки стандартного регистра K555IR1.

Таблица 7.18 – Варианты заданий
Номер варианта
Тип регистра

1
K555IR1

2
K555IR10

3
K555IR11A

4
K555IR12

5
K555IR30

6
K555IR35

7
K555IR1

8
K555IR10

9
K555IR11A

10
K555IR12

9
K555IR10

10
K555IR1

11
K555IR35

12
K555IR12


13 EMBED PBrush 1415
а) б)
Рисунок 7.32 – Схема исследования стандартного регистра K555IR1 а) и программы, описывающие работу генераторов цифровых сигналов б)

3) Исследуйте в подрежиме Run/Transient режимы работы синтезированного регистра при различных комбинациях управляющих сигналов.
На рисунке 7.33 в качестве примера приведены временные диаграммы работы регистра K555IR1.

13 EMBED PBrush 1415
Рисунок 7.33 – Временные диаграммы работы регистра K555IR1

4) Синтезируйте схему регистра на микросхемах средней степени интеграции с учетом установленного варианта задания по таблице 7.19.

















Таблица 7.19 – Варианты заданий
№ варианта
Тип регистра
Базовая микросхема

1
Последовательно-последовательный
K555TV1

2
Последовательно-параллельный
K555M2

3
Параллельно-последовательный
K555TV6

4
Параллельно-параллельный
K555TV10

5
Последовательно-параллельный
K555TV15

6
Параллельно-параллельный
K555TV11

7
Последовательно-последовательный
K555TV9

8
Параллельно-последовательный
K555TV15

9
Последовательно-параллельный
K555TV1

10
Параллельно-параллельный
K555TV10

11
Параллельно-параллельный
K555TV11

12
Последовательно-параллельный
K555TV9

Примечание – Допускается дополнительно использовать любые типы логических микросхем


5) Создайте схему проверки регистра.
На рисунке 7.34 в качестве примера приведена схема проверки последовательно-параллельного реверсивного регистра.
6) Проверьте в подрежиме Run/Transient правильность работы синтезированного регистра.
На рисунке 7.35 приведены временные диаграммы работы последовательно-параллельного реверсивного регистра.

13 EMBED PBrush 1415
Рисунок 7.34 – Схема проверки последовательно-параллельного реверсивного регистра и программы, описывающие работу генераторов цифровых сигналов
13 EMBED PBrush 1415
Рисунок 7.35 – Временные диаграммы работы последовательно-параллельного реверсивного регистра
Контрольные вопросы

Дайте определение регистра.
Принципы построения регистров.
Классификация регистров.
Основные параметры регистров.
Приведите схему и диаграммы работы, а также дайте краткую характеристику (укажите преимущества, недостатки, особенности работы) регистров следующих типов:
- параллельные регистры на основе RS-триггеров;
- параллельные регистры на основе D-триггеров. Какие D-триггеры (динамические или статические) рекомендуется использовать и почему?
- последовательные регистры на основе JK-триггеров. Укажите требования к временным параметрам;
- последовательные регистры на основе D-триггеров. Укажите требования к временным параметрам;
- последовательно-параллельные регистры на основе JK-триггеров;
- последовательно-параллельные регистры на основе D-триггеров;
- параллельно-последовательные регистры на основе JK-триггеров;
- параллельно-последовательные регистры на основе D-триггеров.
Универсальный регистр.
Особенности работы реверсивного сдвигового регистра с асинхронной и синхронной записью информации.
Список рекомендованной литературы

Схемотехніка електронних систем: Підручник в двох томах / Жуйков В. Я., Бойко В.І., Зорі А.А., Співак В.М. – К.:Аверс, 2002. – 772с. Том 1. Аналогова схемотехніка та імпульсні пристрої / Жуйков В. Я., Бойко В.І., Зорі А.А., Співак В.М. – К.:Аверс, 2002. – 364с. Том 2. Цифрова схемотехніка / Жуйков В. Я., Бойко В.І., Зорі А.А., Співак В.М., Багрій В.В. – К.:Аверс, 2002. – 408с.
Амелина М.А., Амелин С.А. Программа схемотехнического моделирования Micro-Cap. Версии 9,10. – Смоленск, Смоленский филиал НИУ МЭИ, 2013. – 618с.
Завадский В.А. Компьютерная электроника. – Киев: ТОО ВЕК, 1996. – 368с.
Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. – Ленинград: Энергоатом-издат, 1986. – 280с.
Зубчук В.И. и др. Справочник по цифровой схемотехнике. – Киев: Техника, 1990. – 448с.
Цифровые интегральные микросхемы: Справочник/ П.П. Мальцев, Н.С. Долидзе и др. - М.: Радио и связь, 1994. – 240 с.
Шило В.Л. Популярные цифровые микросхемы: Справочник. – М.: Радио и связь, 1988. – 352с.
Micro-Cap 11. Electronic Circuit Analysis Program. Reference Manual: Spectrum Software, 2014. – 1040c.
Micro-Cap 11. Electronic Circuit Analysis Program. User’s guide: Spectrum Software, 2014. – 224c.








13PAGE 15


13PAGE 15


13 PAGE \* MERGEFORMAT 147615


Аналоговый узел

Аналоговый узел

Примитив
(логика)

Ц/А

А/Ц

Узлы интерфейса



 NPRTVfhnprЦШЮа
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·Л
·
·
·Root Entry

Приложенные файлы

  • doc 5748419
    Размер файла: 2 MB Загрузок: 0

Добавить комментарий